４０ｎｍ工艺带来全新竞争力

李　健

全球能源问题的集中爆发，让半导体产品的发展不再仅仅追求性能的提升，而是要综合考虑性能、功耗与成本的平衡点。与众多先进电源管理方案实现降低系统功耗相比，制程工艺的进步才是提升性能和降低功耗最根本的办法，转向更高制程无疑是提升半导体产品性能功耗比和市场竞争力最直接有效的办法。

市场研究机构Gartner Dataquest产业分析师Kay-Yang Tan表示。过去数十年来，集成器件制造商(IDM)在工艺技术及服务的创新方面扮演领航者的角色，未来也将继续在新一代产品的开发上扮演重要的角色。同时，专业集成电路制造服务公司在新产品开发生产中扮演越来越重要的角色，所产出芯片的市场销售金额占全球半导体业的比例已从1998年的9.2％增加到2008的25.3％。

2007年底，Intel将通用芯片的制程带入45nm，而为了给客户提供更好地服务，代工巨头台积电(TSMC)在2008年率先开始提供更先进的40nm工艺，新的代工艺包括提供高效能优势的40nm通用型工艺(40G)以及提供低耗电量优势的40nm低耗电工艺(40LP)；同时提供完备的40nm设计服务套件及包括经过工艺验证的合作厂商硅智材、设计自动化工具，以及TSMC的电性参数模型(sPICE Model)及核心基础硅智材的完整设计生态环境。

当然，40nm和45nm属于同一代制程，芯片设计人员无需更改芯片设计或采用新的设计准则，只要采用TSMC的45nm工艺设计流程，便可以直接获得40nm工艺所提供的竞争优势。TSMC希望新工艺的变化务必使在芯片制造端这一转换过程清楚透明，让芯片设计人员没有后顾之忧，可以专心致力于提升产品的效能。40nm工艺的主要特点包括：

·芯片门密度(Raw gate density)是65nm工艺的2.35倍；

·运作功率(Active power)较45nm工艺减少幅度可达15％；

·创下业界SRAM单位元尺寸及宏尺寸的最小纪录；

·提供通用型工艺及低耗电工艺以满足多种不同产品应用；

·已经有数十个客户进行产品设计；

·客户已经频繁使用晶圆共乘服务进行产品验证。

40nm低耗电量工艺适用于对晶体管漏电高度敏感的产品应用，例如通讯及行动产品：40nm通用型工艺则适用于高效能的产品应用，例如中央处理器、绘图处理器、游戏机、网络、可程序化逻辑门阵列(FPGA)以及其他高效能消费型产品应用。40nm工艺是由45nm工艺直接微缩(Linearshrink)，而其SRAM效能则完全相同，单位元面积仅有0.242平方微米，创下目前业界的最小纪录。除了尺寸及效能的双重优势外，不论是40nm通用型工艺或是低耗电量工艺，都可以搭配混合信号、射频以及嵌入式DRAM工艺，以满足多种不同的产品应用。TSMC 40nm工艺结合了193nm浸润式曝影技术以及超低介电系数(Extreme low-k dielectric，ELK)组件连接材料的优势，其逻辑工艺可搭配低耗电量三闸级氧化层(Triple gate oxide，LPG)来支持高效能无线及行动产品应用。此外，40nm通用型及低耗电量工，艺皆提供多种不同运作电压以及1.8V及2.5V的输入／输出电压以满足不同产品的需求。据了解。目前40nm工艺的晶圆良品率已经超过60％，缺陷密度也达到低于O.2／平方英寸，完全可以满足客户的大规模生产需求。

TSMC的客户也不断评估全新的40nm工艺对比45nm带来的产品优势，Altera半导体技术专家相奇博士充分对比了两者带给FPGA的性能区别：40nm产品在电路密度上是45nm的1.24倍，处理速度则是1.1倍，功耗(Ps／Pa)大概是45nm的90％左右。可以说，从Altera的实际测试发现，40nto确实可以带给其FPGA更高的性能与功耗比。

除了A1tera之外，目前已经有超过50家TSMC的客户在2009年纷纷选择推出自己的40nm产品，产品类型覆盖GPU、基带芯片、PLD、WLAN和网络设备等。比如，对于CPU而言，40nm工艺是使得绘图芯片及其他半导体组件更具成本效益的关键，能使绘图芯片的设计开发不断突破可能的限制而更上一层楼。NetLogic Microsystems公司推出基于TSMC 40nm先进工艺的NetLogicMicrosystems下一代先进的knowledge，based网络处理器及10／40／100 Gigabit实体层(Physical Layer)解决方案。PMC-Sierra则全面启用TSMC的40nm工艺用于生产其EPON和OTN等光网络核心SoC单芯片解决方案。

虽然40nm工艺在2008年诞生之初并未获得快速增长。但随着2009年工艺成熟度的提高和AMD与NVDIA两大GPU生产商(也是TSMC的重要客户)下半年推出基于40nm工艺产品，40nm将在市场上带给半导体产品全新的竞争力。