可调小数分频合成器曲

箫 扬

摘要小数分频技术自20世纪70年代发明以来利用范围十分广泛,即使在今天的数字移动通信系统的设计中也有其一席之地。但是如何突破数字分频器自身的限制,在实现小数分频的同时,又能实现分频比的可调节是本文探讨的内容。

关键词锁相环小数分频累加器

中图分类号:TN91文献标识码:A

小数分频频率合成技术是20世纪70年代后期发展起来的一种新型合成技术。它能够协调高工作频率和小频率间隔之间的矛盾,并且具有输出噪声低,抑制寄生边带干扰能力强等优点,因而应用范围很广。例如在数字移动通信系统的设计过程中,经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。因而要求快速跳频系统中的超快速跳频PLL能够在几十微秒(%es)内稳定到所要求的相位和频率。为达到此要求可采用由两个小数分频频率合成器构成的"乒乓"体系结构。在这种系统中,当一个频率合成器作为本地振荡器工作时.另一个频率合成器的作用是锁定下一步要求的频率。

锁相频率合成器的工作原理是,当可编程分频器的分频比变化1时,得到输出频率增量为参考频率fr。当需要提高频率分辨力时,需要减小参考频率fr,而锁相环内的环路滤波器的带宽必须小于参考频率fr,因而环路滤波器的带宽也要压缩。环路的捕捉时间或跟踪时间就要增长,即频率合成器的频率转换时间加大。

若可编程分频器能够提供小数分频比,则每次改变某位或某几位小数,就能在不降低参考频率的情况下提高频率分辨力了。虽然数字分频器本身无法实现小数分频,但依然可采用如下方法实现小数分频。例如,N=7.5的小数分频,若能控制数字分频器先除一次7,再除一次8,这样交替进行,从输出的平均频率观测,即是实现了7.5的小数分频。因此只要控制整数分频器的分频比按照某特定规律工作,即能实现小数分频。若能将该特定规律用变量间的关系式表达出来,即是实现了可调小数分频功能了。

现举两个例子用来引导关系式的推出。若要完成N.F=2.6的小数分频,其中N表示整数部分,F表示小数部分,则只要在每10次分频中,作4次除2,再作6次除3,就可以得到

N.F=?2?+3?)=2.6

若要完成N.F=62.45的小数分频,则只要在每100次分频中,作55次除62,再作45次除63,即可得到

N.F=?6255+6345)=62.45

则现总结关系式,若要完成N.F小数分频,N表示整数部分,F表示小数部分,P表示小数部分F的位数,则:

N.F=讃N?1-F)+(N+1)譌}

按照此思路,实现小数分频器的电路可由一个基本单环频率合成器和累加器、存储器构成。其中,基本单环频率合成器输出频率为Nfr,在压控振荡器VCO和可编程分频器之间添加一个脉冲删除电路,在鉴相器与环路滤波器之间添加一个相加器。根据用户需要可调节的N、F、P分别存在存储器中,N、F、P用微机控制。

现以N.F=5.3的小数分频为例,说明电路工作过程。要求电路输出频率fo =5.3fr,在第一个参考周期中,上述电路以除N=5工作,累加器加进小数F=0.3,并保存记忆。第二、三个参考周期上述电路仍旧以除5工作,累加器的存数从0.3递增到0.6,再递增到0.9。在第四个参考周期,累加器继续递增0.3,使得OVF溢出一次,控制脉冲删除电路删去一个脉冲,得到的输出电压电压再经除5,此处从总分频效果考虑,其实已经变为除6。累加器在溢出后,所存的余数为0.2。再经过三个参考周期,在第7个参考周期累加器再次出现溢出,脉冲删除电路再删除掉一个脉冲,再作一次除6,累加器所存余数变为0.1。再经三个周期又溢出一次,作一次除6,累加器余数为0。这样经过10个参考周期完成一次循环。在此期间,OVF溢出三次,作三次除6,另外其次作除5。即是完成了N.F=5.3的小数分频。

若以N.F=62.45的小数分频为例,则用F=0.45加入到累加器中,在100次累加中,将会出现45次溢出,电路中的N设置为62,每出现一次溢出,就作一次除63。这样就能准确实现N.F=62.45的小数分频了。

在上述电路工作过程中,由于fo =5.3fr,即fo 是fr的5.3倍,则每经过fr的一个周期,fo为5.3个周期。这样,在经过一个参考周期后,在鉴相器输入端口就出现了0.3?%i的相位误差。再经过一个参考周期出现0.6?%i的相位误差。以此类推,相位误差随时间变化而变化,相应的鉴相器输出电压呈现为递减的阶梯电压,此递减的阶梯电压如果经过环路滤波器后加到压控振荡器VCO,会使VCO调频,影响合成器的输出频谱。解决此问题的方法是,消除递减阶梯脉冲的影响。而环路中的累加器存数经数模变换之后,恰巧能够形成一个递增的阶梯电压,这样刚好和之前的递减阶梯电压相互抵消。在环路达到稳定状态后,两个极性相反的阶梯电压相加后,得到所需要的直流电平。电路中的相加器就是为此添加的,对合成器的输出信号频谱有明显的改善作用。