高速数据采集系统设计

张　宁

多通道高速数据采集技术是宽带模拟信号数据采集的关键技术,在现代通信、仪器仪表等领域中得到广泛应用。本文通过多通道高速采样器AD9042设计实现说明接口电路的工作原理、设计思想和实现方案。本系统采用多路合成方案实现多路低

引言

在现代电子测量、仪器仪表、通信等领域,经常涉及对宽带信号进行数据采集和存储。实际数字采样系统中存在数字转换器引起的量化噪声、采样保持器带来的非线性失真、带宽限制和孔径抖动误差、数据在系统各部分间传送过程中可能引入的噪声干扰以及由电路布局和系统结构的原因耦合的噪声干扰等多种因素会造成采样系统性能下降，这种因素在高速采样系统中影响尤其突出。因此,高速宽带采样系统设计显得尤其重要。

影响高速采样系统性能的主要因素

1 前端电路的构成

合理的前端电路构成，是系统实现中最为关键的一步。在高速数据采集系统的设计中，最重要的技术指标是系统的通过速率。这一指标与预采样滤波器的建立和恢复时间，模拟多路开关的转换时间，驱动放大器的响应时间，采样保持电路的捕捉时间，模数转换器的转换时间等都有关系，即系统各部件的性能参数限制了系统的性能指标。实际上高速数据采集的实现总会受到器件性能的制约，而且对于不同的系统结构，起决定性作用的部件又各不相同，所以选择合适的结构在系统设计中显得尤为重要。在高速数据采集系统中，常用的结构有单通道采集结构和多通道并行采集结构两种。

在前端电路设计时应注意如下几点：

(1)前置放大器在输入信号的带宽范围内应该有足够大的增益和足够短的稳定时间。一般是选择具有大的驱动能力和快的稳定时间的运放。

(2)降低输出瞬态的影响。一个重要方法是保证工作频带内放大器能保持一个较低的输出阻抗。

(3)放大器带宽要保证其稳定时间跟得上ADC的速度。在接近单位增益的交叉点的频率时，放大器闭环增益会降低，导致输出阻抗增大。因此，在设计前置驱动放大器时，决不能忽视带宽的因素，所以在选择放大器时要有足够大的带宽储备量。

(4)除了前置放大器的噪声、增益和带宽的要求外，放大器还具有足够大的动态范围。

ADC的动态范围决定了高速数据采集系统的主要噪声和信噪比指标。在理想情况下n位ADC系统，当输入信号幅度达到满量程时，系统最大信噪比为：SNR=6.02n+1.76(dB)。实际系统中由于存在各种噪声因素，一般但噪声水平比理论分析值要大，获得的动态范围要小，所以在选择ADC时要有一定的动态范围储备量。

2 电源和接地

在高速采样电路设计时，一般设计原则是应把模拟电源与数字电源应分开。在不能单独供电的场合，模拟电源最好使用二次降压稳压电源。降压设计中主要权衡是使用线性稳压器还是使用开关稳压器。线性稳压器体积小，所需的滤波电容较小，这有利于减小浪涌电流。对于线性稳压器来说，效率低是其主要缺点。对于ADC电路和前端输入电路来说，耗电不大，变换效率不是主要问题，一般首选线性稳压器的。对于开关稳压电源在这种降压设计中尽量避免使用，以减小其带来的高频干扰。

高速数据采集系统中，电源连线上感应的高频干扰信号是不可忽视的电路干扰源。除了采用短而宽的电源线减小感抗外，还需在靠近器件输出端加接退藕电容和旁路电容。退藕电容为器件提供局域化的直流旁路电容，能消除高频辐射噪声和抑制高频干扰。

在滤波电路设计中，关键是确定接入电容、电感等元件构成的滤波网络的结构。对于大多数的采样器，具有较小的瞬态需用电流，可以采用容量较小的去藕电容。一般用容量为0.1～0.01μF的小容量电容接连在器件的电源与地之间。不能直接就近接电源层或地层，否则去藕效果不好，应尽量靠近器件的电源引脚，对用于去藕和旁路的电容器，其自谐振频率是决定电容设计的重要参数。常用如下计算公式计算谐振频率 ，L为电容器的等效电感。

3 系统接地

在高速系统中，接地技术是非常重要的。如果接地不良，使地线回路存在公共阻抗，只要电路的一个回路中出现干扰信号，就会通过地线阻抗对其他回路造成干扰。在设计时应尽可能降低地线上的电流，可以有效地降低地线电感的影响。常用方法是将电路分为若干个回路，每个回路使用自己的地线，各回路的地线再在一点共地，可以使各个回路相互隔离，减少互相影响。

4 采样时钟

对于高速采样器，采样时钟的相位噪声对量化噪声影响极大，应选用高精度、低相位噪声外接时钟源，从而减小由于时钟偏斜引起的噪声，以提高高速系统数据采集精度。

高速采样电路设计主要原则

鉴于上述因素，在高速电路板布线时应采用如下原则:

1 模拟地与数字地分开。

为了避免数字电路噪声对模拟电路的干扰，模拟地应与数字地分开，如果能做在不同的层上最好，否则可以用分割带把二者分开。地线的分割会引起分割带之间的传输线特性阻抗不连续，所以分割带不宜过宽，大多数情况下2～3mm为宜，同时应尽量减少跨越这一间隙的信号线数。还可以在模拟地与数字地接磁珠滤波，磁珠的高频阻抗很大，而直流电阻为零，应根据板上主要噪声的频率确定磁珠的选型。模拟地和数字地在电路板上不共地，可以利用总线插槽实现远端单点共地。

2 ADC模拟电路前端采用单独模拟电源供电，可以采用DC/DC进行隔离。

3 电容与电阻元件尽量采用表贴器件，以减小引线电感，提高电源滤波能力。

4 印制版使用尽量宽的地线或大面积地，印制版的周边构成完整的地线回路。

5 小信号地线与大信号地线分开;器件的接地管脚直接接地，减小了串联感抗。

6 对多通道并行数据采集，各通道间延迟不一致带来的非均匀采样采用各种方法补偿，使合成误差最小：

a) 硬件电路设计为对称结构，用对称的布局和布线方式保证两路ADC通道的一致性；

b) 系统时钟宜采用差分提供两路之间时钟偏斜差异最小。

结论

通过详细分析影响高速数据采集电路性能的各种因素，包括前端电路的构成、接线与电源技术以及前置驱动放大器参数选取等，为高速数据采集电路的设计提供一个依据和参考。在具体电路布线时，应充分考虑上述相关的技术问题，合理选择元件和正确的电路布局、布线，使电路达到最佳设计性能。■