单精度浮点加法器的ＦＰＧＡ实现

王　顺　戴瑜兴

摘要：在FPGA上实现单精度浮点加法器的设计，通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式，设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程，依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。

关键词：IEEE 754；单精度浮点；加法运算；FPGA

中图分类号：TP368.1文献标识码：B文章编号：1004—373X(2009)08—008—03