高精度集成感应电路互连技术研究

［摘 要］文章通过建立微盲孔填铜模型、刚性电路板高厚径比和挠性电路板通孔电镀铜模型，同时基于电化学测试结果进行电镀铜的数值模拟计算，对镀液对流对浓度边界层的影响、加速剂在电极表面的积累效应、镀层均匀性、镀槽内电场分布和添加剂作用机制等进行了分析。通过设计印制电路图形，对图形电镀镀层均匀性影响因素进行分析，以此确定最优工艺和参数；达到电镀铜表面同层厚度的均匀性与填铜的平整性效果，从而达到了减小盲孔孔径直径，降低孔深、铜层、面铜厚度和抗蚀膜厚度的目的。通过研究，文章实现了高密度互连印制电路板线路的微细化，达到了电气互连孔更小、密度更高，可靠性和感应程度更强的效果。

［关键词］电路互连；盲孔填铜；电镀铜；电路板

［中图分类号］TN405 ［文献标志码］A ［文章编号］2095–6487（2024）03–0071–03

随着传感器技术和电子系统的迅速发展，对于精准、高效的感应电路需求日益增长。在此背景下，互连技术作为高精度集成感应电路的关键组成部分，扮演着至关重要的角色。互连技术在高精度集成感应电路中具有重要意义，其不仅涉及电路布局和设计的灵活性，也关乎电路性能的稳定性和精确性。随着电子元件尺寸的不断缩小和功能的不断增加，对互连技术的要求也变得日益严苛。多层互连、超高频和毫米波互连、三维互连等先进技术的出现，为高精度感应电路的设计与实现提供了全新的可能性。

文章基于电化学测试结果进行电镀铜的数值模拟计算来分析电镀铜过程，包括分析镀液对流对浓度边界层的影响，盲孔填充过程中加速剂在电极表面的积累效应，以及添加剂作用下的盲孔铜填充等。通过设计印制电路图形分析镀层均匀性的影响因素，借此确定最优工艺和参数，实现高精度集成感应电路的线路精细化，促进电气互连技术的进步，推动高精度集成感应电路互连技术在各领域的广泛应用。

1 微盲孔填铜关键技术

微盲孔填铜采用哈林槽进行，建立哈林槽盲孔填铜二维模型。哈林槽维度为10 cm×24 cm，镀槽两端为阳极，阴极板置于镀槽中间，阴极板高度为10 cm。阴极测试板上设置一系列盲孔，盲孔直径100 μm，深度75 μm。哈林槽电镀铜采用底部气体喷流或底部液体喷流方式进行镀液交换，当气体喷流进行镀液交换时，气体从镀槽上方溢出进入大气；当采用底部液体喷流方式进行镀液交换时，镀液在镀槽顶部溢流进入副槽，在循环泵作用下从镀槽底部喷管喷出。

以底部气体喷流的镀液循环模式为例分析盲孔铜填充过程，电镀时镀液温度恒定在25℃。镀槽内物质由气相与液相组成，计算域内两相共存且相互渗透。气体相对于液体的运动由粘性阻力和压差阻力平衡决定。气泡的运动带动周围液体流动进行循环，镀槽中的两相有各自的速度与体积分数，用流体力学方程描述；电镀过程中，镀液流动速度较小且压力较低，液相看作不可压缩流体，两相分享相同的压力场，气体密度与液体密度相比可忽略。

2 电镀铜技术

2.1 高厚径比通孔电镀铜关键技术

新型通孔电镀装置由内槽与外槽两个槽体组成，带有通孔的测试板水平放置在内槽底部夹具内，阳极磷铜板放置在阳极室，槽内镀液在循环泵的帮助下进行镀液交换，根据泵的液体流量来调整内外槽液面差，从而控制孔内镀液流速，使液面差维持稳定。电镀时根据阴极板尺寸可调整阳极大小，以控制PCB 表面镀层均匀性。厚度为3.2 mm 的测试板作为阴极放置于边I，通孔直径分别为1 mm、0.4 mm 与0.25 mm，边界II 与III 为阳极，循环泵引起的内外槽镀液的液面高度差为h，边界IV、V、VI 与VII，VII 为气液界面边，其他为绝缘边界。

2.2 挠性板通孔电镀铜关键技术

挠性板通孔电镀铜电镀体系采用中铜中酸体系，由VMS（130 g/LCuSO4·5H2O，170 g/LH2SO4，60 mg/LCl2）、1 mg/LSPS、200 mg/LEO/PO、6 mg/LPEOPI组成。采用多物理耦合方法构建挠性板通孔电镀铜模型，通孔电镀铜模型建立后，采用有限元方法迭代求解。挠性板通孔电镀铜模型计算域网格划分时，在阴极板表面构建边界层，并划分为自由三角形网格，最底层网格尺寸为500 nm，单元生长率为1.2，边界层外面的计算域设置单元生长率为1.5，以提高数值求解的收敛性，节约计算时间。哈林槽采用底部气体喷流方式进行镀液循环，采用两相流对槽内镀液流动进行数值模拟，得到通孔附近镀液流场。镀液流动速度的不同引起阴极板表面流体力学边界层厚度的差异，从而形成不同厚度的扩散层，边界层厚度随电极附近镀液流动速度的增加而减小。

2.3 图形电镀铜关键技术

PCB 整板电镀铜过程在容积大小为2L×L×H的小型电镀槽中完成，其中H 为镀槽高度，取值为10cm，L 为阳极与阴极间的距离，取值2.5～60 cm。阳极磷铜板放置于镀槽的两侧，阴极测试板放置于镀槽中间，通过镀槽底部气体喷流实现槽内镀液循环。阴极板放置于镀槽中间，镀槽左右对称，数值模拟时构造对称边界，取一半镀槽几何进行电镀铜过程建模。镀槽尺寸为L×L×H，阳极磷铜板与阴极测试板放置于镀槽的两侧。厚度为3.2 mm 的FR4 双面覆铜板，经图形转移后获得电镀图形来作为图形电镀测试板，覆盖膜厚度为75 μm。阴极测试板上设计图形孤立区与图形密集区，以符合实际印制电路板。为提高镀层均匀性，在镀槽内设置绝缘挡板，绝缘挡板放置于阴阳极之间。开展电镀铜添加剂配比研究、关键控制技术研究、关键技术工艺体系研究、印制电路图形设计研究，确定技术路线，进行技术验证。

3 电路板优化技术

3.1 制备印刷电路板的优化方法研究

制备印刷电路板时，依据不同线路的长度和间距对印刷电路板合格率的影响，对合格率低的印刷电路板进行优化。具体的优化方法包括以下步骤：针对线路长度大于20 mm，间距小于0.15 mm，使用厚度为0.8～1.2 盎司的成品铜印刷电路板，在外层菲林线宽小于0.15 mm 的情况下，对合格率低的印刷电路板线路线宽可不做预大补偿；在外层菲林线宽为0.2～0.3 mm的情况下，对合格率低的印刷电路板线路线宽可降低4％ ～6％ ；在外层菲林线宽大于0.3 mm 的情况下，对合格率低的印刷电路板线路线宽可降低10％ ～15％。

3.2 减小PCB板V割分板后尺寸公差的方法

为减小V 割分板后分板尺寸的公差，使用25 度V 割刀对PCB 板进行分割，同时每个PCB 小板进行内缩0.06 mm。其中：①通过分析PCB小板间距的大小，以及PCB 板中铜到板边基材空旷区的距离，来设计PCB 板的尺寸；②设计DOE 实验，找出V 割工艺上下V 割刀对准精度和不同供应商基材V 割分板后板边毛刺的大小；③将DOE 实验中V 割分板后尺寸公差最小的优化方式进行复制，并小批量生产验证其可重复性；④根据DOE 实验数据分析，当V 割分板成型方式要求分板后尺寸公差小于±0.15 mm，且PCB小板板内铜离板边基材间距大于0.15 mm 时，PCB 成品尺寸有超公差现象；⑤根据DOE 实验结果，最佳优化方式为在V 割分板时选择使用25 度V 割刀进行分割，且每PCB 小板进行内缩0.06 mm。

3.3 减小PCB板超公差现象的加工方法

减小PCB 板超公差现象的加工方法，通过在PCB 板的第五PCS 板外边设置一段废料A，并且第五PCS 只使用V 割工艺，解决PCB 板上因存在两种成型工艺而出现超公差现象的技术问题。减小PCB 超公差现象的加工方法可分为以下步骤：①设计DOE 实验，找出V 割成型工艺与锣板成型工艺同时存在一个PCB 上时PCB 尺寸公差的范围值；②将范围值最优的优化方式复制，小批量生产验证其可重复性；③根据DOE 实验数据分析，当V 割成型工艺和锣板成型工艺同时存在，PCB 公差尺寸小于±0.2 mm 时，PCB 成品尺寸有超公差现象；④根据DOE 实验结果，选择最优的优化方式为在第五PCS外边增加一段废料A，且第五PCS 板只有V 割成型工艺，没有锣板成型工艺。

其中DOE 实验的步骤如下：①未增加废料A 之前，先使用大板V 割，再锣板此PCS，测量PCS 尺寸公差，公差范围为±0.25 mm ；②未增加废料A 之前，先使用锣板成型工艺，再使用V 割SET 板，测量PCS 尺寸公差，公差范围为±0.25 mm ；③增加废料A 后，先使用锣板成型工艺，再V 割SET 板，或先大板V 割，再锣板成SET 板，测量PCS 尺寸公差，公差范围为±0.15 mm。

3.4 PCB板沉铜工装研究

PCB 板沉铜工装，包括矩形结构的框架，框架的底部沿长度方向滑动，设有多根可拆卸的支撑齿条；框架两侧沿竖直方向滑动，设有多根可拆卸的侧齿条；框架的背面沿长度方向滑动，设有多根可拆卸的间隔齿条；框架的背面沿竖直方向滑动，设有多根可拆卸的压紧齿条，压紧齿条可沿滑动方向的轴线转动。

压紧齿条位于间隔齿条上，支撑齿条、侧齿条以及压紧齿条朝向框架内部的一侧均具有齿形槽，间隔齿条位于框架长度方向的两侧均设有齿形槽，并且两侧的齿形槽呈对称结构，齿形槽用于卡设PCB 板。框架两侧的顶部均设有挂钩。构成框架的杆件为圆杆结构，支撑齿条、侧齿条、间隔齿条以及压紧齿条与框架连接的部位均设有弧形卡槽，弧形卡槽卡设于框架的杆件之后，弧形卡槽覆盖框架杆件圆周1/2 以上的范围。进一步地，弧形卡槽沿轴线方向的长度大于支撑齿条、侧齿条、以及压紧齿条的厚度，弧形卡槽沿轴线方向的长度大于间隔齿条的宽度。进一步地，框架背面的上段沿长度方向设有多根竖直状态的连接杆，压紧齿条可根据PCB 板的大小选择与适当位置的连接杆连接。

框架背面设有至少一根水平状态的滑杆，间隔齿条滑动设于滑杆。挂钩沿框架的宽度方向滑动连接于框架，挂钩与框架连接的部位穿设有锁紧螺钉。

4 技术成果

（1）采用多物理场耦合方法构建盲孔填铜模型，镀液中存在Cl －时，抑制剂EO/PO 明显抑制铜在电极表面的沉积。铜沉积时，EO/PO 与Cl －、Cu+ 形成复杂结构吸附在电极表面形成阴极膜，增大电极极化，抑制铜沉积。SPS 吸附在电极表面，加速铜沉积。动力学参数（如交换电流密度、极化斜率、添加剂覆盖率等）引入电镀铜控制方程，采用有限元方法进行数值模拟，可获得良好的盲孔填铜效果，盲孔填铜性能达到95%。

（2）通过控制循环泵液体流量来调整内槽与外槽液面高度差，形成一个稳定的压力差，通孔内部镀液不同的流速而达到通孔电镀铜的均匀性。通孔中心镀层厚度明显增加，并且通孔两端镀层的边缘效应降低，镀液的交换速率、均镀能力得到大幅提高，有利于添加剂在孔中心的均匀吸附，并改善镀层沉积性能。实验表明厚径比为12.8 的通孔镀层均匀性提高了30%。

（3）用多物理场耦合技术建立挠性电路板通孔电镀铜模型。通孔内部铜离子与添加剂主要通过扩散向电极表面传质，SPS 与EO/PO 在镀液中扩散系数及其在电极表面吸附时间的差异，形成挠性电路板通孔中心SPS 覆盖率高，铜沉积速率较快的状态。而整平剂PEOPI 选择吸附在通孔两端高电流密度处抑制铜沉积。在通孔表面形成特定的添加剂浓度分布梯度使通孔内部铜沉积速率较大，镀液均镀能力超过100%。

（4）镀槽内设置绝缘挡板控制镀液导电的自由空间，增加辅助阴极或阳控制镀液导电的自由空间，增加辅助阴极或阳极并进行浮槽开孔，改变槽内空间电场分布以获得阴极图形表面均匀的电流分布，提高了镀层均匀性。

（5）优化长线路印刷电路板制备质量，使长线路印刷电路板的合格率提升了20％以上，报废率降低了10％以上，对于每平米的长线路印刷电路板至少可节约成本60 元。

（6）减小PCB 板V 割分板后尺寸公差的方法，适用于PCB 板进行V 割分板。通过将使用25 度V割刀并将每PCB 小板内缩0.06 mm，解决了客户要求V 割成型方式分板后公差尺寸小于±0.15 mm 时，且PCB 小板板内铜离板边基材间距大于0.15 mm 时，PCB 成品尺寸有超公差现象的技术问题，该技术使V 割成型产品外形合格率提升了80％，报废率降低了80％。

5 结束语

文章利用微盲孔填铜、电镀铜等技术，以及在印刷电路板时对PCB 板进行特殊加工和沉铜工装，研究的产品通过了深圳市北科检测科技有限公司的技术验证，其检验的各项数据均符合并优于设计要求，能满足技术性能指标要求。同时，产品经广州华欣电子科技有限公司、深圳星联电子科技有限公司、张家港华捷电子有限公司等公司进行市场验证，市场验证结果表明研究的产品性能稳定。

参考文献

[1] 郭志伟，刘林杰. 基于陶瓷外壳布线的电气互联属性检查方法研究[J]. 信息记录材料，2022，23（6）：246-248.

[2] 冀林仙. 基于多物理场耦合的印制电路电镀铜互连研究[D]. 成都：电子科技大学，2016.

[3] 苏世栋，冀林仙. 多场耦合研究印制电路盲孔填铜[J]. 电子元件与材料，2018，37（7）：22-28.

[4] 伍颖，唐毓豪. 开关电源PCB 板的EMI 抑制和抗干扰设计[J]. 通信电源技术，2023，40（17）：4-7.

[5] 遂宁市广天电子有限公司. 一种减小PCB 板V 割分板后尺寸公差的方法：CN202010468986.0[P].2020-07-17.