同步辐射装置主信号源的扩展方法研究*

张 恺，韦业龙，陈秋菊，吴丛凤，庞 健，唐运盖，杜百廷，张善才，冯光耀

（中国科学技术大学，安徽 合肥 230026）

0 引言

主信号源是同步辐射装置的关键组成部分之一，它不仅用于产生同步辐射光源各子系统所需的稳定度极高的参考信号，还用于生成整个装置的控制系统所需的高精度工作时钟，其性能决定着整个控制系统的性能[1]。

例如即将开工建设的第四代同步辐射光源——合肥先进光源（HALF），其超导主高频系统提供的加速电场需满足RMS≤0.1%的幅度稳定度和RMS≤0.1°的相位稳定度，这就意味着HALF 超导主高频系统的低电平控制器需达到0.01%的幅度稳定度和0.01°的相位稳定度[2]。要达到这一精度，低电平系统参考信号的质量是极为关键的控制因素，这一参考信号就来自同步辐射装置的主信号源[3]。除此之外，直线加速器系统、注入器系统、束流测量系统等子系统都需要主信号源提供其正常运行所需的参考信号或同步时钟[4]。

目前绝大多数同步辐射光源的主信号都直接使用高精度射频信号源产生，其相位噪声和时钟抖动都极小，但商业信号源价格昂贵，且同步辐射装置只需要一个或几个频点，对于射频信号源几个GHz 的带宽是资源浪费；同时射频信号源一般只配备一路输出，而同步辐射装置有多个子系统需要主信号作为参考或工作时钟，这种情况下就必须使用功分器进行信号的分配。使用功分会导致每路输出比主信号的幅度衰减若干个dB，并且输出信号的相位也无法保持一致[5]。同步辐射装置的某些子系统为了将减弱的信号恢复到可以使用的幅度，还要在支路上加入功放电路对信号进行放大，从而引入噪声，大大降低了主信号的精度，影响了后续的使用[6]。

针对上述问题，本文利用射频捷变芯片AD9361，将待扩展的主信号下变频至基频，获取其幅度、相位信息后，采用直接数字合成（DDS）技术重构基频，再利用AD9361 的多个发射通道重新上变频输出主信号，实现了主信号源的通道扩展。AD9361 的高性能足以保证扩展信号的幅度、频率、相位精度与主信号能够保持高度一致，从而解决同步辐射装置主信号使用功分器分配导致的幅度衰减与精度下降问题。本文搭建了实验平台，开展了射频信号源扩展的实验研究，并对实验结果进行了分析。

1 射频信号源扩展原理

1.1 AD9361 性能参数及工作原理

AD9361 是一款高性能、高集成度的射频捷变收发器（RF Agile Transceiver）。该器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。

AD9361 为宽带零中频架构，具有自动增益控制、直流失调校正、正交校正和数字滤波等功能，采用独立的双通道接收和双通道发射。射频信号的调谐范围为70 MHz～6.0 GHz，射频带宽范围为200 kHz～56 MHz，拥有集成的12 位模/数转换器（Analog to DigitalConverter，ADC）和数/模转换器（Digital to Analog Converter，DAC）[7−8]。

接收通道如图1 所示，接收端为宽带零中频架构。接收到的信号经过低噪声放大器后将信号分为I/Q 两路，再分别与正交的本振信号混频得到I/Q 两路基带信号，通过12 位ADC 对信号进行数字化处理[9]。模拟信号经ADC 转换为数字信号后，通过固定阶数的半带滤波器和可编程FIR 滤波器进行数据速率抽取处理，最后将信号数据传输至基带处理器。同样，每个AD9361 芯片中均含有两个独立的接收通道，其功能也均由外部控制单元进行设置。

图1 AD9361 接收通道框图

AD9361 的发射通道如图2 所示。在发射路径中，从基带处理器读取到I/Q 两路数据，通过FIR 滤波器和3 个固定阶数的半带滤波器滤波和数据速率插值处理，滤波器可设置为旁路[10]。I/Q 两路的12 位DAC 具有可调的采样速率，信号通过DAC 转换为模拟信号后，两路信号将进行滤波以移除采样伪像，最后馈入混频器进行上变频和相位自动校准。I 路和Q 路信号进行合路，形成输出级的射频信号发射出去[11]。AD9361 芯片中包括两个独立的发射通道，并由外部控制单元实现互相独立功能设置。

图2 AD9361 发射通道框图

1.2 信号源扩展方法及装置设计

对信号源的扩展可采用一定数量的AD9361 射频电路来实现。扩展方法的工作原理如图3 所示，具体方法如下。

图3 信号源扩展原理框图

利用一块AD9361 芯片的1 路RX 对信号源某一通道的原始信号进行下变频接收，经I/Q 正交解调得到原始信号的幅度及相位信息后，经FPGA 主控模块的ADC采 样、DDS 合 成，再经DAC 转换 至N块AD9361 芯 片中，同时通过FPGA 电路同步控制2N路TX 上变频发射，利用AD9361 芯片的高性能精确“复制”待扩展通道的原始信号，从而实现对信号源1 路原始信号的高一致性扩展。

按照上述方法，信号源扩展装置采用AD9361+FPGA 的硬件架构。整个装置主要由AD9361 射频收发器模块、FMC（FPGA Mezzanine Card）连接模块、电源模块和ZYNQ FPGA 主控模块组成，硬件架构框图如图4所示。

图4 信号源扩展装置硬件架构框图

其中，ZYNQ 系列FPGA 处理器将双核ARM Cortex-A9 MPCore 处理器的处理系统（Processing System,PS）与可编程逻辑资源的可编程逻辑（Programmable Logic,PL）系统集成在一起，灵活性、可配置性更高，功耗更低，提高了数字信号处理的效率和速度[12−13]。ZYNQ 系列可扩展处理平台具有软件、硬件和I/O 的可编程性，可通过AXI 总线实现ARM 与FPGA 之间逻辑功能互联与功能扩展，可基于C++语言完成平台功能参数配置和信息状态读取[14]。另外，PL 端的各个功能模块如GPIO,SPI 等封装成带AXI 总线的IP 核AD9361 的接口功能模块也封装成AXI 总线的IP 核，方便与内核进行数据交互和功能配置[15]。PL 端与PS 端通过AXI 接口完成数据交互，其吞吐量最高可达9.6 Gb/s[16]。

2 实验研究及数据分析

2.1 实验平台搭建

为了验证所提出方法的可行性与效果，测试所设计主信号源扩展装置的性能，搭建了相应的实验平台。该平台由射频信号源、扩展装置、直流稳压电源及频谱仪组成，各仪器之间用同轴电缆线连接。首先将信号源接入射频前端，然后通过网口将扩展装置与PC 上位机相连，利用上位机调用FPGA 主控模块自带的软件开发工具包（Software Development Kit,SDK）对扩展装置的各项参数进行配置，再由频谱仪监测扩展装置射频前端TX 输出的4 路信号，验证这4 路扩展信号与源信号的一致性。

扩展装置由ZYNQ-7020 FPGA 主控模块及AD9361射频前端模块组成，射频前端模块包含两块AD9361 芯片，可实现4 路RX/TX，模块实物如图5 所示。

图5 基于AD9361 芯片的四收四发射频模块

扩展装置中使用成熟的ZedBoard ZYNQ-7020 开发板作为FPGA 主控模块，包含FMC 接头，实物如图6 所示，FPGA 主控模块与图5 中的射频前端通过FMC 接口相连，组成完整的信号源扩展装置。

图6 ZedBoard ZYNQ-7020 FPGA 主控模块

实验研究中选择作为主信号源使用的射频信号源，型号为罗德施瓦茨SMR20，其输出频率为1 GHz～20 GHz，输出功率范围为−30 dBm～20 dBm，也在扩展实验中；频谱仪选用安捷伦N9020A；网分选用安捷伦E5071C。

2.2 信号源扩展实验

扩展实验中，首先启动扩展装置，初始化FPGA 的GPIO 和SPI，用 于控制FPGA 功能逻 辑并 对AD9361 寄存器的参数进行配置。进行AD9361 初始化，如果AD9361 射频前端识别成功就会打印初始化成功。AD9361 初始化成功后进行收发端滤波器的设置，将滤波系数通过驱动函数进行对应功能配置。接下来进行DAC 初始化，其中发射信号的数据源利用AXI 总线与ARM 进行交互，通过DDR、DMA、FIFO 等功能模块送入AXI_AD9361 接口。TX 的数据来源 于FPGA 模块，DAC初始化成功后可以进行RX 通道的ADC 初始化，通过ADC 得到原始信号的幅度、相位信息，再通过FPGA 直接数字合成（DDS）后，再送入AXI_AD9361 接口。

配置好电路后，再对需要扩展的主信号源进行设置。主信号源输出频率设为6 GHz，幅度设为−2.10 dBm，连续波（CW）模式，频谱仪测量的主信号的频谱如图7 所示。

图7 主信号参数及频谱

接着使用频谱仪测试扩展装置的4 路输出信号的频谱，如图8 所示。

图8 频谱仪测得4 路扩展通道输出信号的频谱

重复上述实验步骤，对C 波段6 GHz、7 GHz、8 GHz 3 个频点进行扩展信号中心频率及幅度（功率）的测试，结果列于表1 中。

表1 4 路扩展通道输出信号的幅度（dBm）

由表1 可知，4 路扩展信号的中心频率及功率与源信号高度一致，中心频点未发生偏移，而幅度的变化与源信号相比，误差在±0.02 dBm 以内，考虑到各个通道线缆的性能差异，这一结果仍符合AD9361 芯片的输出通道一致性指标。

接着再使用网络分析仪测量4 路扩展通道的相位一致性，扫描范围为6～8 GHz，扫描步进为3 kHz。将6 GHz、7 GHz、8 GHz 作为标记点，考虑电缆传输造成的相位变化，只记录4 个扩展通道的相位，测试结果如图9所示，数据列于表2 中。可见在不同的中心频率下，4 路扩展信号的相位保持了高度一致，误差在0.4°以内，这一结果也符合AD9361 芯片的输出通道一致性指标。

表2 4 路扩展通道输出信号的相位 （°）

图9 网分测得4 路扩展通道输出信号的相位截图

综合上述实验结果，可见使用AD9316 及FPGA 芯片搭建的电路在C 波段能对主信号源有效地进行输出通道扩展，4 路扩展信号在中心频率上与主信号完全相同，功率与主信号高度一致，其相位也保持了高度一致，由此可得，这4 路扩展信号完全可以作为主信号的备份供同步辐射装置的各个子系统使用。

3 结论

为了解决同步辐射装置主信号使用功分器分配导致的幅度衰减与精度下降问题，本文利用成熟的射频捷变芯片AD9361，将待扩展通道的源信号下变频后ADC，获取其幅度相位信息后，使用FPGA 进行直接数字合成（DDS），再DAC 输入AD9361 芯片中，利用其多个发射通道同步输出重新上变频的复制信号，以实现原有信号通道的扩展。搭建了硬件实验平台，对所提出的信号源扩展方法开展了实验研究，对扩展信号的中心频率、幅度、相位进行了测量与分析。实验结果表明,所提出的方法能将信号源输出的1 路信号有效扩展到4 路，4 个扩展通道所输出信号的中心频率、幅度与源信号保持高度一致，各通道的相位也保持高度一致。该方法能为同步辐射装置的多个子系统提供高精度且同相位的主信号作为参考或时钟使用。