高精度信号采集装置设计与实现*

2023-10-10甄国涌李北国

舰船电子工程 2023年6期

王森甄国涌李北国

（1.中北大学仪器与电子学院太原 030051）（2.北京航天长征飞行器研究所北京 100010）

1 引言

随着电子科学与航天水平的发展，在实际研究应用中，越来越多的研究人员在科研实践中使用传感器与惯组去采集数据，以保证测试研究工作的顺利进行。数据的准确在航天系统中非常重要，但是由于如今各航天器的设计中对数据量的要求一直在提升，因此大多数采集装置的设计都偏向于速度与采集通道数的提升，而忽略了数据采集的精度。本系统的设计在满足多通道与高速采集的基础上优化了硬件设计，采用了AD8608做运放调理芯片，提高了输入信号的稳定性，再通过AD7490 芯片进行通道的选择，并对数据进行AD转换，降低了通道间的串扰，最后通过分层值的比较，本文设计的数据采集装置的采集精度较现有的数据采集装置提高了63.7%。

2 系统组成

本设计主要完成对温度，压力，以及惯性测量装置数据采集。它主要包括信号采集电路，接口电路，主控电路以及LVDS数据收发电路等。

为了实现上述功能，本文中的数据采集装置采用板卡式设计［1］，按功能主要分为各路模拟信号的采集卡，主控电路与LVDS 数据收发电路所在的主控卡以及将输入的28V电压转换成5V、15V的电源卡。

2.1 结构设计

本设计中的高精度AD采集装置采用板卡式设计，根据功能需求分为三大模块，分别为采集卡，主控卡以及电源卡。

高精度数据采集装置的整体结构设计如图1所示。

图1 采集装置整体结构

采集卡主要完成对6 路惯组信号，2 路温度信号以及1 路压力信号的采集，各路模拟信号进入电路后，首先进入调理电路，通过放大芯片AD8608对输入信号进行信号调理，芯片的输出信号进入AD7490 芯片，FPGA 控制AD7490 对不同的通道进行采样，采样后的数据发送回FPGA 进行打包编帧。

主控卡中主要为FPGA 工作模块，还集成了与存储器的LVDS 通信模块以及千兆以太网模块，主要工作除了对数据进行打包编帧，还会将打包好的数据分别通过LVDS 模块发送给存储器进行保存以及通过千兆以太网模块传回上位机进行实时监测，千兆以太网模块主要负责对存储器的指令下发与数据回读，以太网指令包括启动记录，实时监测，数据下载。

2.2 采集模块设计

采集模块是数据采集装置的重要组成部分，起到的主要作用即为，对输入信号进行调理与采集。

经过对设计的分析以及市场调研，决定使用AD8608 作调理运放芯片，AD8608 是一款ADI 公司的四路、轨到轨输入和输出、单电源放大器，具有极低失调电压、低输入电压和电流噪声以及宽信号带宽等特性［2］，能很好地实现对信号的高精度调整，AD8608 具有内部保护电路，同时在外部增加外部电路对运放的输入和输出进行保护，其调理电路如图2所示。

图2 调理电路

异常输入信号会对芯片造成不可逆转的损坏，为了保证芯片正常工作，一般需要在运放输入端串接电阻R1，电阻R1 在电路中的作用有两点，首先是起到一个限流的作用，R1 的阻值范围一般在5kΩ～10kΩ，具体阻值可以通过公式来确定［3］（其中Vin为输入电压，Vs为芯片的供电电压），同时电阻R1 可以与电容C1 组成了一个低通滤波器［4］，其能够通过信号的截止频率为。电阻R2 的作用是当输入端悬空时，即没有输入电压的情况下，将输入拉低，其阻值不固定，一般与信号源的内阻有关。

本设计使用AD7490 作为ADC 模数转换芯片，AD7490 是一款12 位高速、低功耗、16 通道、逐次逼近型ADC。最高吞吐量可达1 MSPS、内置一个低噪声、宽带宽采样保持放大器，可处理1 MHz 以上的输入频率，且工作时最高功耗仅为1.8mA［5］，采样前可通过编程选择采样通道，符合设计要求。AD7490引脚连接原理图如图3所示。

图3 引脚连接

其中，Vdd接5V 电源，REF接2.5V，VDRIVE 接3.3V，CH1-CH9分别接不同的AD8608的输出（即9路采集信号），CH10-CH16 接地，CS、DIN、SCLK、DOUT 与FPGA 引脚相连，对AD7490 进行控制［6］，其中SCLK 为FPGA 输入时钟信号，SCLK 与CS 共同控制数据采集过程之中的模数转换，当CS 的下降沿到来之时对输入信号进行采样，DIN 是FPGA给AD7490 发送的寄存器信号，芯片会根据寄存器配置进行采样通道以及工作模式的选择，采集完成后通过DOUT 发送回FPGA，通过主控程序进行打包编帧。

2.3 主控板卡设计

本设计采用Xilinx 7 系芯片XC7A100T 作为主控芯片，XC7A100T 系芯片拥有101440 个逻辑门，1188 kbit 分布式RAM，4860 kbit 内嵌式块RAM；IO接口数量达到了285 个，其低成本，低功耗，可灵活应用的特性可以满足设计的要求，引脚支持高速数据通信，能够胜任高速采集和存储的设计［7］。

主控板卡不仅包含了FPGA 以及相应的外围电路，同时也集成了千兆以太网通信模块以及LVDS 收发通信模块。其中千兆以太网模块选用88E1111 作为PHY 芯片，配合FPGA 的高速数据传输功能实现千兆以太网通信功能。LVDS接收模块选用SN65LV1224 做数据读取解串器［8］；LVDS发送模块选用SN65LV1023 做数据写入解串器，与数据存储装置进行数据交互［9］。

3 软件

3.1 主控软件设计

软件整体工作流程如图4所示，首先信号调理电路梳理后的数字信号，通过采集模块对不同通道的的筛选进入AD 采集模块，之后进入打包编帧模块，将采集回的AD数据打包成带有标识，容易处理的数据帧；打包后的数据分两路，一路通过LVDS数据发送模块发送至存储器，另一路通过以太网发送给上位机，进行实时的数据监测；LVDS数据接收模块负责接收存储器发回的数据以及存储器向上位机反馈的状态信息，上位机指令通过千兆以太网接口与采集装置进行交互，下行指令包括启动记录，实时监测，数据下载，存储器复位。

图4 主控软件工作框图

3.2 采集模块设计

3.2.1 AD7490驱动模块

AD7490的工作主要依靠CS，SCLK与DIN信号对芯片进行驱动，CS 信号为片选信号，使能为低时芯片工作；SCLK 为主控系统输入给芯片的工作时钟，采用系统时钟40MHz，芯片工作时，在时钟的下降沿读取通道信号。

在AD7490 的使用中，Din 信号的输入决定着芯片的工作状态与整个采样系统能否顺利工作，Din 信号的主要作用是对芯片中的寄存器进行配置，依次来控制芯片的工作状态以及进行采样通道的选择，控制寄存器的名称如表1所示，其中采样通道的配置如表2。

针对本设计的功能，对寄存器的配置说明如下：

WRITE：芯片是否工作与写状态，1 为写，0 为不写；

SEQ 与SHADOW：排序器使用模式，本设计采用00状态，即每发送一个报文，返回一个数值；

ADD0-ADD3：通道选择寄存器，具体配置见表1；

PM0/PM1：电源管理位，00 自动待机，10 关闭，01 自动关机，11 正常，本设计配置为11，使芯片工作于正常状态；WEAK/TRI：一次报文交互结束后，Dout脚的最终状态。1为下一次ADD3状态，0为结束时Dout 最后一位状态。由时序图可看出，当下一次读数指令到来时，若Dout 引脚为上一次读数结束时最后一位状态，则读回的数据最高位可能发生错误，导致编帧时数据出错，因此在本设计中应当将此寄存器配置为1，以保证编帧时不出现错误［10］；

图5 AD7490工作时序

RANGE：模拟输入范围（量程选择），0是2xREFIN 的量程，1 是1xREFIN 的量程，本设计中传感器的输入电压最大不超过5V，因此将此寄存器配置为1；

CODING：Dout 脚输出数据的类型，0 为补码，1为二进制码，本设计选择二进制码。

表1 控制寄存器

表2 采样通道与ADD0～ADD3对应关系

3.2.2 采集通道切换

为了节约资源以及实现各路通道的快速切换，本设计中用一条总线实现对芯片的驱动。在程序中对各路通道地址进行编码，并且按照图6 与表1的编码方式针对不同的采样地址建立一个查找表结构，存放在ROM表中［11］。

采集模块工作时，先从ROM 表中读取通道地址，然后将从ROM 表中读取出来的通道地址通过总线发送给芯片，芯片再将对应通道数据发回给主控模块，处理后将AD 数据发送至打包编帧模块进行下一步处理。此工作模式下，主控程序仅需要依次对ROM 表进行读取，即可实现对不同通道的切换。如果想改变通道读取顺序，改变存入ROM 查找表的通道顺序即可［12］。通道切换工作模式如图6所示。

图6 采集模块工作模式

4 结果验证

由于AD7490 芯片为12 位模数转换芯片，所以采样数据量化的最大值为二进制数111111111111即为十进制数4095，本设计中，我们选择的量程为REFIN，即为5V，因此量化后的数据每1 位代表的实际电压值即为5/4095=0.00012197 V。

在数据采集系统中，判断系统性能好坏的重要标准之一就是分层值。分层值为当采集通道输入一个稳定电压值时，系统采集回来的数据应当是一个稳定的数值，但是由于通道间的串扰等因素影响，数值会有一定的波动，这个波动即为分层值，在实际应用中，分层值越小，则说明数据采集越稳定，系统性能越好。

在本文设计中由图7 可看出，所有通道的分层值△Y=15。相对于数据量化的最大值4095 来讲，采编精度15/4095≈0.00363，采编精度优于0.5%，之前设计的数据采集装置分层值见图8，此数据采集装置数据量化最大值为65535，分层值△Y=658，采编精度为658/65535≈0.01，可以看出本文设计的数据采集装置采编精度较之前的装置提升了63.7%。