航天测控雷达标准化信息处理平台架构研究

黄璐 孙斌 华煜明 金胜

（北京跟踪与通信技术研究所， 北京， 100094）

1 引言

航天测控雷达主要用于对运载火箭、 航天器的飞行轨迹 （或轨道） 和目标特性参数进行跟踪测量， 为评定飞行器的技术性能和精度、 改进设计和定型提供数据， 为安全控制系统实时提供安全信息， 为应用系统提供有关数据等[1]。 为了更有效地提高雷达的可靠型、 维修性、 保障性及操作使用性能， 在全寿命周期内最大限度地发挥雷达设备的使用效能， 并能及时运用当今科技创新的最新研究成果不断提升其性能， 雷达系统有必要采用标准化的、 开放式的系统架构。 从国内外电子设备开放系统实现的技术途径来看， 支撑开放式体系架构的标准化通用信息处理平台是其中的核心部分， 也是支撑雷达业务功能满足不同应用需求的基础。

为满足航天测控任务的多样化高标准需求，航天测控雷达逐渐表现为系统复杂、 造价昂贵、使用率高等特点， 传统的根据应用需求和使用场合专门定制的雷达信号处理系统设计方法显得越来越繁琐和不实用。 这种雷达信号处理系统的设计方法虽然针对性强、 性能较好， 但设计周期长， 灵活性差。 根据雷达信号处理系统的特点，利用标准化的硬件平台， 将雷达信号处理系统进行模块化的设计逐渐成为时代主流。

新一代航天测控雷达尤其是采用数字阵列体制的雷达， 信号处理系统正向着标准化 （模块化）、 可扩展、 可重构、 可升级的方向发展。 目标回波信号经数字采样后， 全部由雷达综合信息处理平台进行软件化处理。 但受芯片生产工艺制约， 处理器主频的提升显得略为滞后， 因此多核处理器以及多处理器并行处理成为进一步提升系统处理能力的有效手段。 总的来说， 新一代航天测控雷达对后端硬件平台的性能提出了以下需求： ①大带宽、 大容量、 海量运算的应用需求；②具备分布式计算、 协同处理能力； ③能够动态部署、 管理多个节点； ④具备模块化、 组件化、开放架构等特点。 为此需以统一的硬件平台和统一的软件架构为基础， 以标准化总线结构和传输协议实现内外层数据交换， 通过软件实时加载实现体系先进开放、 硬件规范统一、 功能柔性重构的目标。

本文结合航天测控雷达的任务特点和具体的应用需求， 按照标准开放体系架构的总体设计思想， 设计提出航天测控雷达标准化综合信息处理平台的新型架构， 并明确总线结构、 数据交互模块、 通用处理模块等关键硬件实现方式， 为雷达信号处理、 数据处理、 管理控制、 应用规划等提供一体化的综合性平台， 实现高性能实时计算和高速数据传输， 满足航天测控雷达高实时性和大容量数据处理需求。

2 总体考虑

随着雷达数字化、 软件化、 多功能一体化的发展， 出现了信号处理和数据处理融合、 监控和资源管理融合的发展趋势， 统一的高性能信息处理平台将采用软件模块实现所有雷达信息处理任务。

针对这种趋势， 雷达将可分为两大核心组成部分： 射频前端和后端通用信息处理平台， 如图1 所示， 系统架构简洁， 集成度高。 雷达系统性能的升级、 功能的重构主要围绕这两大核心组成部分进行。 前端形成了雷达系统的功率孔径， 决定了雷达的探测能力； 后端实现了信号的产生、 处理等功能， 采用统一的通用处理模块并结合相应功能的软件模块来实现雷达信息处理。 模块间通过通用的交换模块完成数据交互， 实现雷达系统探测报告的生成。 前端和后端处理进一步细分为多个模块， 每个模块分别履行独立的功能， 模块之间定义标准的接口。 平台所有模块均基于开放式、 标准化硬件处理平台实现， 并具备较强的运算处理能力， 满足处理需求， 同时具有统一的软件化开发环境， 能够实现软硬件解耦合， 支持面向应用的开发方式， 提高开发效率以及软件可重构能力。

图1 雷达系统总体架构示意图

因承担的具体任务不同， 不同型号的航天测控雷达在功能要求、 探测目标类型、 使用要求、接口设计等方面各不相同， 因此， 航天测控雷达标准化信息处理平台应将各种异构处理器、 存储、 网络等资源以模块的形式通过标准灵活的互联方式组合成分布式计算集群。 充分利用DSP、FPGA、 CPU、 GPU 等异构处理器的计算特征，为雷达应用中具有不同计算类型的业务提供相匹配的计算能力， 并支持不同类型的灵活互联模式， 以较高的性价比实现各种测控任务所需的功能性能、 可重配置、 故障隔离等特点。

平台主要由通用模块和标准总线组成， 如图2所示， 各模块间采用广泛使用的统一的工业标准作为各模块间的互联标准， 提高模块互联、 互通和互操作能力， 整个平台具有架构统一、 模块接口标准、 扩展灵活、 系统裁剪方便等特点。 根据此架构， 标准化信息处理平台由一系列开放式、标准化模块组成， 主要包含通用处理模块、 数据交互模块、 接口模块、 电源模块。 其中通用处理模块主要完成雷达一体化综合信息处理， 包括DSP、 FPGA、 CPU、 GPU 等[1]。

图2 标准化信息处理平台架构

3 总线结构

总线是嵌入式平台的重要组成部分， 决定了该类平台的通用化、 系列化和模式化水平[2]。目前信号处理平台多采用高速串行总线。

VPX 标准是一个系统级标准， 适合应用于军工、 航空航天和高端工业数据处理平台等对计算性能、 数据传输速率、 系统功耗散热及尺寸重量要求比较苛刻的场合。 2010年， VITA （VME International Trade Association， VME 国际贸易协会） 组织在VPX 标准基础上制定了OpenVPX（VITA65） 标准， 重新定义了系统级的兼容框架， 在背板结构、 系统管理、 交换互联和互用性方面做了很多修改和补充， 使不同厂家产品之间的兼容性大大增加。

航天测控雷达信息处理的特点是实时性强、数据量大， 带来高性能计算和高速数据传输的需求， 适于采用多处理器并行技术和高速串行数据传输技术搭建通用信息处理平台， 因此， 航天测控雷达的信息处理平台架构宜采用OpenVPX 总线结构。

4 数据交互模块

数据交互模块主要完成多个通用处理模块、接口等模块之间的数据交互， 考虑资源管理和调度的需求， 所有模块之间应实现任意互联互通，并遵循相同的数据传输、 交换协议。 根据功能用途的不同， 数据交互模块可分为4 种协议或标准： 时序控制协议、 任务管理协议、 健康管理协议和数据交换协议。

a） 时序控制协议：主要用于强实时性要求的时钟、 雷达工作时序、 同步控制信号等数据的传输与分发， 传输延迟在ns 量级， 可采用TTL、LVDS、 MLVDS、 BLVDS 等电平信号传输。

b） 任务管理协议：主要用于系统任务下发、资源管理与调度、 动态重构、 软件重加载、 固件烧写、 任务状态等信息传输， 数据率在数十Mbps 量级， 传输延迟在ms 量级， 通常采用千兆/百兆以太网协议标准。

c） 健康管理协议：主要用于系统内各硬件模块的电压、 温度等BIT 信息收集， 以及系统复位、 重启等指令的下发等， 数据率在Kbps 量级即可， 通常采用CAN 总线等协议标准。

d） 数据交换协议：主要用于宽带、 较低延迟的高速数据交换， 数据率在Gbps 量级， 传输延迟在μs 量级， 目前常用的板间和设备间的高速互联协议主要有 PCI Express （ PCIe） 、RapidIO、 以太网、 光纤通道 （Fiber Channel，FC）， 各协议有各自的适用范围和优缺点。

PCIe 是一种基于数据包的串行连接总线， 其结构简单、 成本较低， 但扩展性较差， 当连接多个设备时， 有效带宽将大幅降低， 传输速率降低， 且存在线间干扰。 RapidIO 是由Rapid IO 行业协会支持开发的世界上第一个嵌入式互联国际开放标准[3]。 具有高性能、 高可靠性、 低时延、低引脚数的特点， 串行Rapid IO （SRIO） 接口可实现高性能DSP、 FPGA、 微处理器或与背板之间的高速串行互连。 以太网是在以太网物理层上建立的软件协议， 最适合对时延要求不高的设备间应用， 或带宽要求较低的板上/板间应用，是使用最广泛的通信协议标准， 其优点是结构简单、 工作可靠、 易于扩展、 传输距离远等。 FC是以光作为信息的载体， 以光纤作为传输媒质的高速传输的方式， 其数据传输率可以达到10Gbps， 以铜缆或光缆为传输介质， 最大传输距离可以达数十公里， 具有损耗低， 传输速率高，传送距离远， 可自定义协议等特性。

因此， 为满足新一代航天测控雷达对后端硬件平台提出的高性能需求， 综合考虑以上各种互联协议的优缺点， 数据交换协议可采用FC 协议实现外层数据交换， 以SRIO 或以太网实现内层数据交换。

5 通用处理模块

通用处理模块根据处理器的不同可分为DSP处理模块、 FPGA 处理模块、 CPU 处理模块、GPU 处理模块等。 考虑应用场景需要和芯片技术发展趋势， 需选择适合的处理器和处理器组合构建雷达系统的硬件平台。

DSP 即数字信号处理器， 是一种适合于进行实时数字信号处理运算的微处理器， 其主要应用是实时快速地实现各种数字信号处理算法， 特点是多级流水， 可以加快数据处理的速度， 且功耗较小， 通常在0.5W～4W， 很适合嵌入式系统。

FPGA 即现场可编程门阵列， 属于可编程逻辑器件的一种， 是逻辑门电路阵列[4]， 它既继承了门阵列逻辑器件密度高和通用性强的优点，又具备可编程逻辑器件的可编程特性。 FPGA 具备嵌入式系统所需要的几乎所有高速通信接口能力， 并可以实现更高效率的数据运算、 协议转换和各种逻辑信号的产生等， 适合做逻辑控制， 但其编程实现较为麻烦。

CPU 即中央处理器， 内部结构包括控制单元、 逻辑运算单元和存储单元三大部分。 其标准化和通用性较好， 支持操作系统， 所以以CPU为核心的系统方便人机交互以及和标准接口设备通信， 非常方便而且不需要硬件开发， 但其实时性较差， 功耗大， 通常在20W 以上。

GPU 即图形处理器， 是由许多小而专业的内核组成的处理器， 通过多线并存工作特性， 可以在多个内核之间划分和处理任务， 常采用具有高性能显卡的嵌入式计算机实现， 其中三维显示能力对计算机性能提出了较高要求， 目前国产化GPU 由于显卡性能、 底层软件支持、 处理能力的限制距离航天测控雷达的应用需求仍有差距。

对于相控阵体制的航天测控雷达而言， 数字波束形成 （DBF） 通常需要完成多达数百上千个接收通道数据的接收和加权合成处理， 需要极高的数据通过率， 目前高性能CPU 是无法满足要求的， 需采用大规模FPGA 实现IO 接收和并行逻辑运算。

不同类型、 不同数量的通用处理模块均作为运算资源进行统一管理和调度， 信号处理、 数据处理、 测量控制、 成像处理、 目标识别、 对抗处理、 数据采集记录、 状态监控、 资源管理、 显控处理、 数据交互等处理任务均以软件模块的方式存在， 映射到不同类型的通用处理模块上， 完成相应的雷达处理任务。 所有通用处理模块采用统一的结构形式和互连标准， 从而真正实现不同厂家的各类模块互连、 互通和互换， 同时可根据不同任务的需求对各类模块进行任意组合和规模扩充。

根据系统对各阶段数据处理能力和实时性的不同要求， 可将通用处理模块分为3 类处理节点： 基于高速大容量FPGA 的DBF 处理节点完成多路数字波束形成； 基于高性能DSP 或FPGA的信号处理节点完成大量重复的规律性运算； 基于通用高性能计算机的信息处理节点完成多任务处理、 管理和通信。 这样的组合可以大大提高各节点的运算能力， 减少系统体积， 计算节点可以灵活有效的按需扩展， 单个计算节点故障不会影响系统运行。 除了3 类处理节点外， 还包含一个监控与管理单元， 负责对系统相关命令的解析、平台内各个部分的监控维护、 实现对计算节点资源的任务调度和管理等， 确保系统可靠有效的工作， 确保计算任务有效的分配。 通用处理模块架构见图3。

图3 通用处理模块架构示意图

6 结束语

本文研究建立的航天测控雷达标准化信息处理平台架构， 可对雷达的硬件资源进行集中管理和按需分配， 为雷达信号处理、 数据处理、 任务管理、 应用规划提供一体化的综合性平台， 贯穿雷达信息获取、 表示、 存储、 分发以及综合处理流程的全过程， 实现高性能实时计算和高速数据传输， 满足航天测控雷达高实时性和大容量数据处理需求。 下一步将重点研究建立相关的标准规范， 以及基于标准化信息处理平台的软件标准与技术规范， 规范雷达软件的系统设计和需求分析， 支持航天测控雷达根据不同任务需求进行形态灵活重构和功能便利升级。