FPGA 刷新控制电路测试方法的研究

晏慧强，黄晓彬，谢文虎

（无锡中微亿芯有限公司，江苏无锡 214072）

1 引言

在宇航环境中存在着大量的宇宙射线和高能粒子，这些射线和粒子会穿透航天器的屏蔽层，对元器件造成辐射效应，使器件的性能退化或功能异常，引起航天器的在轨安全问题。现场可编程门阵列（FPGA）作为1 种功能非常强大的电路，在航空、航天领域得到了非常广泛的应用。因此如何确保SRAM 型FPGA 能够在宇航环境下有效工作是1 个非常值得研究的问题。

通过配置刷新控制电路对FPGA 进行配置循环刷新是解决该问题的重要方法。FPGA 刷新控制电路作为抗单粒子翻转系统的核心器件，对其抗辐照性能的验证尤为重要。因此，本文提出了1 种FPGA 刷新控制电路的抗单粒子翻转性能验证方法，对其抗辐照性能进行有效验证。

2 配置刷新控制系统分析

本试验采用的FPGA 刷新控制电路所构建的配置刷新系统如图1 所示。该系统采用了3 片普通工业级SPI Flash 存储完全相同的FPGA 码流，并通过配置刷新控制电路进行3 模校验后输出给目标FPGA 器件。此时FPGA 的配置模式为从串模式，即FPGA 的M0、M1、M2 信号都被设置成高电平。配置刷新控制电路通过同步时钟（CCLK） 信号把数据通过DATA_CFG 端口输出给FPGA 器件，完成对FPGA 电路的配置和循环刷新操作。

图1 FPGA 配置刷新系统

FPGA 刷新控制电路的工作流程如图2 所示。信号PROGRAM_B 和INIT_B 作为电路的复位信号，DONE 信号则作为配置完成的标志。当电路完成对FPGA 的配置后，电路即可对FPGA 进行周期性的刷新操作。

图2 配置FPGA 刷新控制电路的工作流程

3 测试系统设计

FPGA 刷新控制电路的单粒子效应测试系统的硬件部分如图3 所示。硬件系统包括1 台NI 工控机、1台外接电脑和FPGA 刷新控制电路试验板。在该系统中，NI 工控机作为该系统的核心监测和控制仪器，负责为试验板提供电源，监测电流数据，并且通过串口程序监测被辐照的电路是否有错误数据发出。外接电脑则通过局域网与NI 工控机进行远程连接，实现对NI 工控机的远程操控，避免辐射源对人体造成伤害。FPGA 刷新控制电路试验板则用于实时监控辐照电路发出的数据是否发生错误翻转。当检测到错误数据时，FPGA 刷新控制电路试验板通过串口通知NI 工控机进行记录。

图3 FPGA 刷新控制电路的单粒子效应测试系统的硬件部分

3.1 试验板设计

根据对该配置刷新控制电路相关信号和工作模式的分析，可以看出配置刷新控制电路的主要功能是确保输出给FPGA 的数据为烧录到SPI Flash 中的原始数据，即通过该系统对数据完成准确的校验和输出，因此可以把在一定能量辐照环境下电路的输出数据的正确性作为电路是否具备抗该能量等级辐照能力的判断依据。在试验板上划分了辐照区和非辐照区，刷新控制电路的试验板如图4 所示。

图4 配置刷新控制电路的试验板

本试验板采用XC4VLX60 作为错误对比统计电路。在试验中，通过编程使XC4VLX60 可对2 个配置刷新控制电路的PRO_B、INIT_B 和CLK_IN 信号进行控制，对DATA_CFG 和CCLK 信号进行监测对比，以及通过UART 接口与NI 工控机串口界面进行交互。

在试验板中对辐照区与非辐照区的供电进行了分割处理，分别通过2 个DB-9 接口进行供电。通过对供电的分割处理，实现了NI 工控机对被辐照电路的VCCINT_1V8 和VCCO_3V3 电源的独立监控。

3.2 软件设计

本系统需要通过计算机软件与试验板的交互完成整个辐照试验的工作流程，实现对辐照区和非辐照区配置电路的输出数据的对比统计。本次试验设计的软件部分包含了FPGA 程序和计算机程序。

3.2.1 FPGA 程序设计

FPGA 程序需要完成对辐照区和非辐照区配置刷新控制电路的工作控制，并且在工作过程中对配置刷新控制电路的输出数据进行采集对比，通过串口向上位机上传对比结果。根据需求设计的FPGA 程序模块分为RESET_MANEGER、SEU_FLOW 和UART_TX，其整体结构框架如图5 所示。

图5 FPGA 程序的结构框架

FPGA 程序中不同的模块用于实现系统中不同的功能。RESET_MANEGER 模块实现启动复位管理的功能，SEU_FLOW 模块实现系统工作流程管理、向配置刷新控制电路输出激励信号和检测对比数据的功能，UART_TX 模块则实现把检测结果和刷新循环周期2 组数据上传给计算机程序的功能。

本系统通过对比2 颗分别处于辐照环境和非辐照环境下的刷新控制电路输出的数据是否一致，来验证电路的抗辐照性能。因此，在设计FPGA 程序时，2 颗刷新控制电路的工作激励信号通过同一个时钟源进行激励。本试验利用FPGA 可并行产生信号的特点，分别产生2 路相位完全相同的PRO_B、INIT_B、CLK_IN 和DONE 信号，用于激励2 颗刷新控制电路同步工作，进而在DATA_CFG 和CCLK 端口产生同步数据。当FPGA 检测到2 颗刷新控制电路输出的DATA_CFG 数据不一致时，则证明被辐照的刷新控制电路输出的数据因其被辐照而产生错误。此时，FPGA通过UART_TX 模块向计算机发送数据0X96。同时，每次刷新周期完成后则通过刷新控制电路输出的REFRESH_BUSY 信 号 进 行 标 记 。 每 次REFRESH_BUSY 信 号 被 拉 低 时，FPGA 通 过UART_TX 模块向计算机发送数据0X5A。计算机则通过统计FPGA 发送的数据实现对错误的比特数和刷新周期的统计。

3.2.2 计算机程序设计

计算机程序用于统计在辐照刷新控制电路工作过程中的刷新周期数和辐照环境下电路输出错误数据的比特数。本试验设计的单粒子翻转（SEU）数据统计程序界面如图6 所示，其包含了串口开关按钮、开始测试按钮、停止测试按钮、刷新循环次数窗口、错误比特数窗口、循环反馈窗口和错误反馈窗口，以及循环次数、循环反馈、错误次数和错误反馈的TXT 文本路径添加显示按钮。

图6 SEU 数据统计程序界面

试验过程中通过串口开关按钮打开相应位号的串口，并按下开始测试按钮，此时可以通过串口接收来自错误对比统计电路关于刷新周期和错误比特数的反馈。当计算机串口接收到0X5A 的指令时，则在刷新循环次数窗口进行递增操作，并把0X5A 指令显示在刷新循环反馈窗口，同时更新循环次数和循环反馈的TXT 文本。当计算机串口接收到0X96 的指令时，则在错误比特数窗口进行递增操作，并把0X96 指令显示在错误反馈窗口，同时更新错误次数和错误反馈的TXT 文本。

4 测试过程及结果分析

试验前根据靶室的条件，将试验板、探测器固定在辐照支架上，保证试验装置与试验支架移动的一致性，确保入射离子辐照到被测电路。试验前还需要进行试验板的固定、安装、调试，检查单粒子效应检测系统，确保各项功能正常。试验系统的检查流程如图7所示。

图7 试验系统的检查流程

对于重离子测试而言，如果离子入射方向与电路表面有一定的角度，则有效LET 值为垂直入射时的LET 值除以入射角θ 的余弦。如果入射角度发生变化，有效注量也随之改变，见公式（1）：

其中ELTe为有效LET 值，ELT0为垂直入射时的LET值。在试验时对本系统分别进行了2 种LET 值的能量辐射试验，其LET 值分别为37.2 MeV·mg-1·cm-2和75.4 MeV·mg-1·cm-2。配置刷新控制电路的抗辐照测试结果如表1 所示。

表1 配置刷新控制电路的抗辐照测试结果

在LET 值为37.2 MeV·mg-1·cm-2的环境下对2颗电路进行辐照试验，设置电路的辐照剂量为107cm-2，注量率为11400 cm-2·s-1，电源VCCO 的电流为6.6～8.5 mA，将电源VCCINT 的电流稳定在15.2 mA，上位机接收到366 组0X5A 数据，未检测到数据0X96，即在366 轮刷新周期过程中，将被辐照电路和无辐照电路的数据进行比对，其数据完全一致。

在LET 值为75.4 MeV·mg-1·cm-2的环境下对2颗电路进行辐照试验，设置电路的辐照剂量为107cm-2，注量率为13000 cm-2·s-1，电源VCCO 的电流为6.6～8.5 mA，将电源VCCINT 的电流稳定在15.2 mA。上位机接收到311 组0X5A 数据，持续检测到数据0X96，即在311 轮刷新周期过程中，将被辐照电路和无辐照电路的数据进行比对，其数据持续不一致。

从测试数据对比可以看出，该电路具备了LET 值为37.2 MeV·mg-1·cm-2环境下的抗单粒子翻转能力，但不具备LET 值为75.4 MeV·mg-1·cm-2的环境下的抗单粒子翻转能力。

5 结论

SRAM 型FPGA 在宇航环境下的应用比较广泛，而配置刷新控制电路是FPGA 在宇航环境下修正单粒子翻转、保证FPGA 功能正常运行的关键器件。本测试系统通过实际测试，验证了FPGA 刷新控制电路的抗单粒子翻转效应能力。测试结果与理论预期的一致性进一步验证了本测试系统的有效性，为FPGA 刷新控制电路的抗辐照设计提供了有效的参考。