一种抗单粒子效应的加固技术研究

齐贺飞?王磊?王鑫?王绍权?张梦月

摘  要：针对数字波控电路在星载控制电路应用中存在的单粒子翻转效应问题，提出了一种基于DICE单元的双稳态D触发器设计改进，设计了一种能够抵御众多类型单粒子翻转效应的D触发器，并基于该D触发器，结合电路级单粒子加固技术设计了一款串并转换芯片。测试表明，采用改进D触发器结构的波控芯片能够抵御至少80 MeV的单粒子效应事件。芯片峰值功耗不大于10 mA，写入速率不低于10 MHz，功耗为1 mW/MHz。

关键词：单粒子效应;抗辐照;三模冗余

中图分类号：TN79           文献标识码：A文章编号：2096-4706（2022）06-0041-05

Research on a Strengthening Technique against Single Event Effect

QI Hefei， WANG Lei， WANG Xin， WANG Shaoquan， ZHANG Mengyue

（The 13th Research Institute of China Electronics Technology Group Corporation， Shijiazhuang  050051， China）

Abstract： In view of the problem of single particle flip effect， which exits in the digital wave control circuit in load control circuit application， this paper puts forward a bistable D trigger design improvement based on DICE unit， designs a D trigger which can resist many types of single particle flip effect. And based on the D trigger， combined with circuit level single particle reinforcement technology， it designs a string and conversion chip. Tests show that a wave-control chip with an improved D-trigger structure can resist the Single Event Effect events of 80 MeV at least. The peak power consumption of the chip is not more than 10 mA， the write rate is not less than 10 MHz， and the power consumption is 1 mW/MHz.

Keywords： Single Event Effect （SEE）; Radiation resistance; Triple Modular Redundancy

0  引  言

地球周围存在着大量的高能粒子射线，主要分为三大类高能粒子辐射源：银河宇宙射线、太阳宇宙射线以及地球辐射带。辐射会导致卫星上的器件短暂失效或者永久失效。辐照效应按照产生的机理不同可以分为四类：辐照总剂量效应TID、辐照单粒子效应、位移损伤效应、瞬间电离辐射效应。根据美国的地球物理数据中心对39颗同步卫星的数据统计显示，由于种种因素导致出现的运行故障次数达到1 589次，当中因为辐射而导致的运行故障次数占到71%，共计1 129次，在这其中的55%是由于发生单粒子效应而导致的运行故障。由此可知，辐照单粒子效应是抗辐照设计的重要研究内容[1]。

当前，常用的抗单粒子辐照加固技术主要包括以下三种。第一，工艺器件级加固;第二，電路设计级加固;第三，系统封装级加固[2]。其中工艺加固和系统加固的方案已经比较明确且创新性技术并不多见。现在的抗辐照加固技术多从电路设计角度进行考虑。抗辐照电路设计加固的方法有三模冗余、双稳态D触发器结构等。但是三模冗余技术的最大缺点是错误累积效应，而基于普通DICE结构的双稳态D触发器也是有限度的降低单粒子翻转发生的概率。本文从电路设计级加固角度，对上述两种加固技术进行升级，提出一种新型的抗单粒子加固D触发器的拓扑和电路实现方法，并且应用于一款星载串并转换芯片设计中。

1  单粒子效应

单粒子效应按照器件失效现象又分为单粒子瞬态、单粒子翻转、单粒子中断、单粒子闩锁，效应分类与现象描述如表1所示。单粒子烧毁、单粒子栅穿[3]。然而以上多种现象产生的本质是一致的——单粒子效应。

单粒子效应是指半导体器件在受到高能粒子辐射后，会在其入射轨迹上发生电离反应并产生大量的电子/空穴对（沉积电荷），而这些沉积的电荷也会在轨迹上聚集并形成“漏斗”区域，这也被称之为漏斗效应[4]。其主要电荷收集机制为漂移、扩散和复合，如图1所示。一旦被器件的电极等敏感区域收集后就会形成电势、电流扰动，造成数据电位的瞬时性或永久性故障。

CMOS器件的单粒子闩锁效应是由于CMOS器件存在固有的PNPN结构，该结构构成了寄生的可控硅SCR。正常情况下，寄生的可控硅处于关断状态。单粒子入射可以触发其导通，会在p-n界面产生电流，由于是正反馈的电路结构，Rp上电流增加，Qn导通，形成正反馈，SCR电流会急剧增大，导致器件烧毁[5]。寄生的PNPN结构如图2所示。EFB272EF-8775-48AC-B89E-80E4BBE9551B

2  抗单粒子瞬态加固方案比较

2.1  传统的抗单粒子瞬态加固方案

传统的DICE结构D触发器的主要结构如图3所示。对DICE结构进行原理分析。Q1和Q3是同相逻辑信号，Q2和Q4是反向逻辑信号，对于Q1、Q2、Q3、Q4中任意一个输入信号发生反转，均不会改变DICE结构存储结果[6]。

传统结构DICE结构触发器的主要存在2点缺点。第一，不能避免从CLK端引入的单粒子脉冲影响。第二，不能避免触发器输出节点受单粒子轰击导致单粒子瞬态脉冲的发生。

2.2  改进的抗单粒子瞬态加固方案

在此基础上，做如下修改，输入端D和DN分别改为D、DN、DP、DNN输入，输入端和存储节点分别加入传输门，如图4所示。

输入端传输门的作用是对于存储节点Q1、Q2、Q3、Q4，保证任意时刻只有前级驱动或者本级互锁驱动有效。CLK输入端传入延时电路，配合传输门，可以屏蔽CLK通路上的前级SET短脉冲。

末级输出采用MULLER-C电路，将Q5、Q7驱动的输出与Q6、Q8驱动的输出直连。因此无论存储节点是否受单粒子轰击都不影响末级输出结果，如表2所示。

3  基于加固方案的波控芯片设计

3.1  电路设计

利用加固设计的D触发器设计串并转换电路。电路级抗辐照加固技术包括，时间三模冗余、空间三模冗余。

空间三模冗余TMR是一种静态冗余技术，通过3个完全相同的模块输出采取三选二表决方式，获得正确的数据，基本框架如图5所示。只要有两个模块的输出结果一致，即可得到正确的结果，可以屏蔽其中一个模块发生错误，屏蔽器件失效。

空间三模冗余的某一模块发生错误时无法自行恢复，因此系统的可靠性也将逐渐降低。为了屏蔽公共路径上的单粒子瞬态脉冲对于数据链路的影响，需要采用时间三模冗余技术。

3.2  时序设计

设计时间三模冗余时，需要考虑电路建立时间和保持时间问题。时钟周期T在实际中是只需要大于TD+Td，即可保证下一级寄存器正确采样，如图6所示。

当TD≥Td时，会导致三模冗余第三路采样不满足保持时间而出错，因此需要满足TD+Tsetup≤Td，保持时间违例的时序图如图7所示。

当三模冗余其中一路在某一刻出错时，为了不将错误传递到下一级寄存器，应该满足如下公式：2×TD+ Tsetup≤Td。

基于以上分析，可以设置TD为0.5 ns，Td为2 ns;典型时钟周期不大于10 ns，典型速率不低于100 MHz，全温全corner下速率不低于40 MHz。

4  仿真结果与版图设计

首先对于设计的改进的DICE结构D触发器进行单粒子仿真。仿真主要对电路的敏感节点进行脉冲注入，模拟单粒子辐照效应，并分析单粒子效应对电路的影响。以下对于電路中4个敏感节点进行单粒子瞬态仿真分析，分别是CLK输入端、DATA输入端、CLK延时输出端、存储节点Q8，分别注入正/负脉冲，总共8情况，仿真结果如图8所示，均未发生单粒子翻转。

仿真结果表明，对于所有敏感节点加入PWL脉冲电流激励模拟单粒子瞬态脉冲，均不会影响DICE结构寄存器的最终输出结果。

5  测试结果

对流片的芯片进行单粒子辐照，选取3.233、5.44、22、37、65 MeV·cm2/mg这5种不同LET值的重离子进行辐照试验。通过统计芯片输出数据与预设数据的差异，来计算芯片总共发生的单粒子翻转事件次数。芯片写入16进制0×A5，然后回读一次数据，如果相同则通过，如果有N位数据不相同，则统计错误加N。采用Weibull分布公式对试验结果进行数据拟合计算。试验结果表明芯片的轨道翻转率为1.903 62×10-5/device/day。根据以上试验结果，芯片的整体抗辐照性能到达了低轨卫星用半导体器件抗辐照要求水平。

6  结  论

采用改进的DICE单元存储器和正确的时序约束，可以有效提升抗辐照设计水平。测试结果表明，该设计方案的串并转换电路可以通过80 MeV的单粒子辐照实验，能够适应复杂空间环境的应用需求。

参考文献：

[1] 王占奎，方修成，刘兰坤.基于反熔丝技术的抗辐照数控校频专用集成电路 [J].半导体技术，2021，46（8）：611-616.

[2] 林朝明.0.13μm SMIC 抗辐照单元库的设计及验证 [D].西安：西安电子科技大学，2017

[3] 黄晔.同时针对 SEU/SET/MBU的MOS集成电路抗辐射加固技术研究 [D].上海：上海交通大学，2009.

[4] 陈良.基于标准工艺的模数转换器抗辐照加固设计与验证 [D].成都：电子科技大学，2016.

[5] 刘航嘉. 抗辐照加固的8B10B编解码器的设计 [D].成都：电子科技大学，2017.

[6] 杨旭，范煜川，范宝峡.龙芯X 微处理器抗辐照加固设计 [J].中国科学，2015，45（4）5.1-512.

作者简介：齐贺飞（1988—），男，汉族，河北石家庄人，工程师，硕士，研究方向：数字和模拟混合集成电路设计。

收稿日期：2022-02-16EFB272EF-8775-48AC-B89E-80E4BBE9551B