串行单通道中高速信号传输特性研究

2022-03-31洒于忠吉

舰船电子对抗 2022年1期

巴洒于忠吉

(中国船舶集团有限公司第八研究院,江苏扬州 225101)

0 引言

当前,基于100 Gb/s以太网的通信链路应用广泛,同样的端口连接下,要求提供更快的速率和更大的带宽。在IEEE Std 802.3bj-2014 中提出100GBASE-KR4 的通道定义,4 个单通道以25.781 25 Gb/s的速率来支撑100 Gb/s以太网带宽。它主要包括除去驱动端和接收端之外的通道,是当今一种广泛运用和描述具体的定义标准方式。基于光互连论坛(OIF)提出的标准CEI-28 G-VSR现在也在普遍应用,在光模块中广泛运用,CEI-25 G-LR 则可以在长距离传输中使用。25 Gb/s速率单通道传输的优点是极大降低了成本和电路复杂度、便于空间排布等;但是单通道速率的增加会让高速串行关键链路通道的设计难度显著提高。现今半导体工艺也在蓬勃发展,在25 Gb/s以及更高速率下的芯片发射和接收模式已经大量运用。但是印制电路板(PCB)加工技术的发展速度滞后于芯片设计技术的提升,材料特性研究和阻抗一致性要求还有很大提升空间,在某种层面影响了PCB 的高速率设计和精确化集成。芯片发射端驱动的高速信号在串行通道上的传输受到链路上各部分器件和结构的影响将激发SI问题,以损耗、反射、串扰等方式形成多层面影响。串行链路中的高速信号仿真技术研究处于关键地位,保证信号在大损耗和不同距离的通道上传输后,可以在接收端显示不失真的原信号,单通道电路各个部分的精确化建模和优化方式具有重要意义。

1 高速串行通道SI问题

对高速串行通道SI问题的研究主要是通过对传输过程中的各个基本结构进行分级精确化建模、优化,广泛运用的高速串行通道模型如图1所示。

图1 高速串行通道模型

图1中驱动和接收端的高速芯片通过球栅阵列(BGA)封装在2块印制电路板上,信号从发射端T传输至接收端R,在传输通道上经过差分过孔、差分传输线缆、交流(AC)耦合电容、连接器等在板部分。由于传输速率高且传输距离远,将不可避免地在通道上引起SI问题。

差分传输线的特性主要表现为特性阻抗、延时以及损耗,主要SI问题是通过其有损和无损等效模型,传输线趋肤效应及导体损耗,损耗正切角及介质损耗等角度进行研究;差分过孔方面,通常优化其基本参数,如孔径尺寸、焊盘尺寸、反焊盘尺寸等;AC耦合电容作为高速互连系统中不可或缺的部分,主要针对其容值大小、挖空方式等多方面进行优化仿真分析。连接器则需根据尺寸大小及阻抗匹配程度进行选择,尽量避免互连中引起的反射。

2 高速串行通道性能描述

本文对高速串行通道传输性能的表征主要通过参数结合CEI-25 G-LR 协议的方式。

2.1 S 参数100

Gb/s以太网下单通道传输的串行信号应采用差分传输线,参数为四端口模式,它表征了各个输入输出端口相互间的关系,实际上体现出互连通道对信号传输的通阻,图2是传统的四端口网络描述图。

图2 四端口网络

若此互连通道表示的是端口1和3连接,端口2和4连接,则其参数矩阵如下:

式中:,,,为2条传输线通道的插损;,,,,,,,为通道的串扰;,,,为通道的回损。

若采用差分传输模式,应为混合模式参数。通过分级仿真优化后得到各个部分的参数后,要进一步对参数的正误进行检查,一般验证其无源性和互易性。无源器件可以消耗或者临时储存能量,不可以产生能量,参数模型不准确的主要原因是非无源性,它会造成不收敛的仿真结果。无源性通过下式进行约束:

在仿真软件中检查参数的无源性和互易性,如图3和图4所示。

图3中参数表示互易性。图4中如果参数矩阵的本征值在低频时等于1,就可以认定参数满足无源性约束规范。

图3 互易性检查

图4 无源性检查

2.2 高速串行通道指标

基于CEI-25 G-LR 协议,主要运用于25 Gb/s的高速串行单通道,该通道主要由PCB 走线(参考差分阻抗为100Ω)、过孔、AC耦合电容和1对连接器组成。另外,对于通道性能主要描述指标参数插入损耗的限制范围,如图5 所示,通道差分插损在15 GHz内不可低于-30 d B。

图5 通道插入损耗

对于通道性能主要描述指标参数回波损耗:在频率为6.45 GHz 以下时,差分回损不可劣于-12 d B;当频率超过6.45 GHz时,需满足在安全区间内。

3 高速串行通道建模及仿真

3.1 差分传输线

差分传输线的基本参数设计如下:线间距为0.203 mm,线宽为0.127 mm,选用PCB板材为相对介电常数3.4的Megtron7(N)级,层厚为0.317 mm。通过Polar Si9000 计算软件可知其差分阻抗为90.01Ω,差分模式传输基本阻抗应为100Ω,因实际加工存在10%的误差,故采用低阻抗方式,如图6所示。

图6 传输线差分阻抗计算界面图

差分传输线具有完整的参考平面和回流路径时,在先进设计系统(ADS)中取长度50.8 mm 的上述传输线进行建模仿真,结果如图7所示。

图7 差分传输线S 参数

由图7可知,差分传输线的差分插损在整个仿真频率区间上都不足-0.1 dB,差分回损也都优于-20 dB,在传输路径完整的理想传输模式下,可以有良好的传输性能。

3.2 差分过孔及AC耦合电容

本文仿真采用的印制板为Megtron7(N)板材的多层板结构,其中差分传输线、差分过孔及AC耦合电容都为其在板部分。差分过孔采用椭圆形反焊盘挖空方式,并进行背钻去除残桩优化处理,AC 耦合电容采用水平矩形挖空处理,联合建立模型如图8所示。

图8 差分过孔AC耦合电容模型

背钻和挖空处理后进行尺寸优化得到最终模型,其阻抗变化得到显著提升,时域反射阻抗(TDR)结果如图9所示。

图9 TDR 结果对比

由图9可知,最终阻抗跌落变化限制在2Ω 以内,模型阻抗一致性良好。

3.3 通道级联仿真

将差分传输线、差分过孔、AC 耦合电容和连接器等在板部分设计的参数进行上文所述的无源性、互易性检查,满足条件后提取参数,在ADS中建立模型。

依据等效模型级联各部分参数,进行通道的仿真,结果如图10所示。

图10 通道仿真S 参数

以CEI-25 G-LR 协议要求为参考,上述结果中全通道的差分回损在6.45 GHz 内,应该优于-12 dB;通道的仿真结果在10 GHz以内,都优于-15 dB。差分插损从15 GHz才开始以较快速度下降;在15 GHz以内未劣于-30 dB,高频段也在协议规定的损耗要求范围内,位于差分差损的标准模板线之上。对于100 Gb/s 以太网采用的是64B66B的编码方式。

经预加重和均衡处理后得到仿真结果如图11所示。