基于GaAs pHEMT 2.5～4.3 GHz驱动功率放大器芯片设计

2022-03-18胡单辉邬海峰陈思维

重庆邮电大学学报(自然科学版) 2022年1期

林倩，胡单辉，邬海峰，陈思维

( 1.青海民族大学物理与电子信息工程学院，西宁 810007；2.成都嘉纳海威科技有限责任公司，成都 610073)

0 引言

随着无线通信技术的快速发展，人类已经进入5G通信时代，5G通信系统对低噪声、高线性度、中功率的驱动放大器的需求尤为迫切。射频收发机作为通信系统中最重要的模块之一，其性能直接影响着整个系统的通信质量[1]。射频功率放大器位于发射机的末端，是无线收发机的核心部分[2]。因此，不断提升射频收发机收发信号的强度，降低设备成本，是设计高增益、低成本功率放大器的基本要求[3]。

单片微波集成电路(monolithic microwave integrated circuit，MMIC)具有损耗小、噪声低、频带宽、功率大、效率高、抗辐射能力强等优势，目前已经成为射频微波领域的重要研究方向之一[3-4]。GaAs pHEMT工艺的MMIC具备较高的电子迁移率和饱和电子速度、较低的本征载流子浓度、较高的击穿电压等电学特性[5]，同时具有多层外延异质结结构，可以构造具有二维电子气的高电子迁移率器件。与Si和GaN工艺的MMIC相比，GaAs pHEMT工艺MMIC更适合低成本、高频段、中功率等应用场景[6]。

基于以上研究，采用GaAs pHEMT工艺设计了一款2.5～4.3 GHz高增益MMIC功率放大器(power amplifier, PA)。该PA利用共源共栅驱动共源级的双级放大结构，实现了高增益、低噪声、高线性度、中功率的特性。

1 电路设计

本文设计的GaAs pHEMT 2.5～4.3 GHz高增益MMIC PA采用共源共栅两级放大结构，该结构包括输入阻抗匹配电路、驱动级栅极偏置电路、驱动级反馈放大电路、级间匹配供电电路、末级放大电路、输出阻抗匹配电路，其电路原理图见图1。PA电路前级采用共源共栅(Cascode)结合电阻电容负反馈结构，末级采用共源级放大结构。Cascode结合电阻负反馈结构具备提供高增益、级间匹配和反向隔离度特性，共源级放大结构结合宽带RC匹配网络可以实现良好的宽带输出匹配和高功率输出特性[6-7]。

图1 共源共栅两级放大结构PA的电路原理图Fig.1 Circuit schematic diagram of cascode two-stage amplifier structure PA

在图1所示末级放大器结构中，考虑到共源放大结构的线性度指标优于Cascode结构，因此选取共源放大器结合电阻负反馈结构实现。电阻负反馈结构可以在很宽的频段内，实现放大器的输入和输出电路阻抗匹配，同时可以改善增益平坦度并降低非线性失真[8-9]。经过推导和分析，末级放大器电路的闭环电压增益Av1为

AV1=gmZLoad

(1)

(1)式中：ZLoad为末级功率放大器晶体管的输出负载阻抗；gm为晶体管的跨导。忽略供电扼流电感L5的影响后，ZLoad为

(2)

为了驱动末级放大电路，驱动级反馈放大电路选用了2个6*100 μm的晶体管作为核心放大管。图 1中，驱动级反馈放大电路主要由M1-M2两个晶体管构成Cascode结构，M1为共源结构，M2为共栅结构。这种共源共栅放大结构可以减小结电容密勒效应对宽带的影响，同时扩展带宽、达到高增益、大宽带，高稳定性和高线性度等特性[10-11]。与此同时，晶体管数目的增加也不可避免地增加了芯片的面积。经过推导和分析，驱动级放大器电路的闭环电压增益AV2为

(3)

为了减少非线性失真，降低电路的温度敏感性，该功率放大器采用了栅极偏置电路。该栅极偏置电路主要由晶体管M3、整流电阻R1和R2、旁路电容C1组成。当输入功率增大时，该偏置电路会使晶体管M3的电压电流增加，从而改善功率放大器的增益压缩和线性失真[12]。

2 测试结果

采用GaAs pHEMT工艺流片后，本文PA的测试夹具及加工芯片见图2，芯片尺寸仅为1.3 mm×1 mm。为了验证该电路的各项性能，这里开展了系统的小信号S参数、大信号连续波、三阶交调和噪声系数测试。

图2 PA测试夹具及芯片照片Fig.2 Photo of PA test fixture and chip

为了描述本文PA在输入为小信号时的特性，进行S参数测试。设定输入功率Pin=-20 dBm，观察小信号增益(S21)、输入回波损耗(S11)和输出回波损耗(S22)的曲线情况。PA的S参数测试曲线见图3。从图3可以看出，本文PA在2.5～4.3 GHz频段，S21达25.5±1 dB，S11小于-7.5 dB，S22小于-7.3 dB。从测试结果可以看出，电路高频部分的增益恶化比低频严重，这补偿了高频高增益的设计余量，进而获得了较好的增益平坦度[12]。

图3 S参数测试曲线Fig.3 S parameter test curve

为了更加真实地反映本文PA在实际应用中的情况，进行大信号连续波测试，分别对PA的输出功率(Pout)、功率增益(Gain)、功率附加效率(PAE)进行性能测试。PA的Pout，Gain，PAE关于频率的测试曲线见图4。从图4可以看出，在2.5～4.3 GHz频段，本文PA的Pout最大为25.5 dBm，Gain最大为25.5 dB，PAE在3.4 GHz处存在最大值24.6 %。

图4 Pout,Gain,PAE关于频率的测试曲线 (Pin=0 dBm)Fig.4 Test curve of Pout, Gain, PAE with respect to frequency (Pin=0 dBm)

本文PA在不同频率下对Pout，Gain，PAE进行测试的曲线见图5。当频率为3.2 GHz时，Pout达到最大值26 dBm；当频率为4.0 GHz时，Gain达26.5 dBm；当频率为3.2 GHz时，PAE达26.5 %。

图5 不同频率下Pout、Gain、PAE测试曲线Fig.5 Pout, Gain, PAE test curves at different frequencies

为了表征本文PA的线性度和噪声性能，这里分别对其三阶交调点(OIP3)和噪声系数(NF)进行测试。OIP3曲线见图6，由图6可得，在频率为2.5～4.3 GHz时，电路的OIP3最大值为32.5 dBm。本文PA的NF测试曲线见图7，从图7可以看出，在工作频率范围内NF小于1.8 dB，表明PA整体的噪声性能较好。

为了验证电路性能的优劣，表1展示了本文设计的PA电路与其他文献的PA电路的性能指标比较结果。从表1可以看出，本文设计的PA芯片的Pout和PAE较为良好，OIP3表现优异。此外，本文PA在保证最小芯片面积情况下，获得的小信号增益最优。