供电电源对高速ADC精度的影响

2021-11-22任晓琨艾铁柱

物联网技术 2021年11期

任晓琨，赵君，艾铁柱

（西安航空计算技术研究所，陕西西安 710119）

0 引言

数据采集是物联网应用的关键技术之一。正是通过数据采集终端将海量的环境数据汇聚起来，如温湿度、辐射、噪音等，以供后续的数据分析、设备控制与信息处理使用[1-3]。逐次逼近型ADC因其低电压、低功耗、与数字电路兼容性好的优点，在传感器、物联网等中等精度（10～12 b）、中等速度（50～200 Kb/s）领域应用广泛[4-5]。

ADC实现高精度采集首先需要提供低噪声电源，大多数ADC数据手册推荐采用低压差线性稳压器（Low Drop Output, LDO）为高精度ADC供电以便达到最佳性能[6-8]。进行ADC供电设计时应首先考虑转换器的选择。LDO的电源噪声显著低于开关电源[9]，但在物联网领域，低功耗、高效热管理、最大化电源效率和严苛的体积和重量限制决定了物联网嵌入式领域开关电源的使用较多，两者形成了一定的矛盾。但如果提前确认好ADC转换器对供电轨噪声影响的敏感度，开关电源也可以用于物联网嵌入式ADC芯片的供电。

1 电源噪声影响参数及简要模型

电源噪声有两个重要参数：电源抑制比（PSRR）和电源调制比（PSMR）。其中PSRR分为PSRR-DC、PSRR-AC。

电源抑制比（Power Supply Rejection Ratio, PSRR）是指电源的输入与输出的纹波比值，可以用最低有效位（LSB）的分数、百分比或对数比值形式表示，单位为dB。

电源调制比（Power Supply Modulation Ratio, PSMR）与电源抑制比（PSRR）相似。PSRR衡量电源缺陷直接耦合到器件输出的程度，PSMR衡量电源缺陷（纹波和噪声）如何被调制到RF载波上。

ADC芯片的电源引脚根据不同的工艺与电路拓扑结构，可以视为一个衰减器，通常其衰减值在40 dB至60 dB之间[10]。MOS芯片结构中，其S极、D极与信号路径存在一个较大的等效电阻，从而会带来衰减。当电源噪声很大时，ADC供电上任何噪声都能通过此等效电阻耦合到输出级电路上，进而影响芯片电路的精度。

2 电源噪声处理

在进行系统设计时，必须确保电源供电输入和信号输入上的噪声不会对系统精度造成大的影响。通常的设计流程为：确定系统性能精度需求、进行合适的ADC芯片选型、选择合适的供电解决方案（LDO或小型开关电源）。

在此过程中，应根据ADC芯片中PSRR相关信息对所能容许的电源最大纹波水平进行复核复算。例如，某开关电源在300 kHz时具有5 mV的纹波，ADC芯片器件手册在此频点的PSRR为40 dB，即在此频点可提供大约40 dB的抑制。ADC芯片的满量程为5 V，原始5 mV比输入满量程低60 dB，此信号将进一步衰减40 dB，从而比ADC芯片的满量程低100 dB左右，通常衰减后噪声要小于1/2LSB。这样，设计人员就能根据ADC芯片的PSRR数据来确定给定频率下ADC模拟电源供电的容许纹波。若经过初步核算不能满足纹波要求，则需要进行额外的滤波处理。

ADC芯片供电管脚通常需要进行相应的滤波处理，采用磁珠、大的去耦电容和局部电源去耦以及PCB布局布线来进行综合处理。ADC芯片供电滤波电路如图1所示。

图1 ADC芯片供电滤波电路示例

ADC不同的采样速率会引起电源负载的瞬时变化。印制板材质、走线上的寄生电感会阻碍电路的快速变化，进而限制电源能够迅速提供的电流量。此时，ADC的高频电流就需要电源去耦电容进行提供。因此，在对高速高精度ADC芯片进行供电时，应同时采用大的电源去耦电容和局部去耦电容相结合的方法。大的电源去耦电容对电源层和局部去耦电容充电，局部（ADC引脚处）去耦电容提供ADC高速采样时所需的高频电流。同时，就近的去耦电容还能将高频电源瞬变限制在距离ADC芯片很近的区域，避免在印制板较大范围上产生电磁干扰。

一般来说，每个ADC芯片电源应至少配备一个10 μF至22 μF的低ESR陶瓷或钽电容作为大的去耦电容。局部（ADC引脚处）去耦电容通常采用0.01 μF至0.1 μF的低ESR陶瓷电容，并尽可能靠近ADC电源管脚放置。