谁敢掉以轻心？

身为信息化时代的战略要地，芯片领域一直都是各大巨头频频出招、争夺先手的战场。而科技战、疫情背景下的“全球缺芯”局面，更是将其关注度炒到了炙手可热的地步：产能也好，制程也好，封装也好，处处硝烟弥漫，谁胜谁负不但影响着全球半导体产业的发展，对各大经济体的力量消长同样至关重要。美国时间8月22日，Hot Chips 33芯片大会在线上举行。大会计划三天，头一天就是“封装日”，英特尔、AMD、台积电轮番登场，阐述自家的2.5D/3D封装技术和产品。

从二维走向三维

与制程一样，封装技术的进化也是以“轻、薄、短、小”为导向。如果简单粗暴地理解，封装相当于芯片的外壳，但除了最显而易见的物理保护、散热控制之外，它还承担着规格标准化、调整实装等作用。

成品芯片是一连串工序之后的最终产物，因此仍然适用“木桶原理”—封装原理和工艺，也是决定储水多少的木板之一。

正是因为这一原因，封装技术一直都随着芯片整体工艺发生进化。20世纪80年代，以QFP、QFG、LCC为代表的表面贴片式封装（SMT）出现，替代上一代的引脚插入式封装（THM），PCB组装密度由此大幅提升;90年代，随着I /O引脚数剧增、功耗增加、性能要求更高，球栅阵列封装（BGA）成为新的主流。

不管是消费电子，还是航空航天等更为“高精尖”的领域，芯片小型化、轻型化、薄型化的进化方向是一致的，由此推动着封装工艺由此前的二维平面向Z轴扩展，这就是通称的3D封装技术，也是今后相当长时间内封装工艺进化的主流方向。

已经冒头的实例

在几家大佬的产品中，2.5D/3D封装的若干应用实例已经涌现出来。

去年2月，英特尔官宣了第一款3 D 封装CPU“Lakefield”，它使用Foveros 3D技术封装，尺寸不过一个指甲盖大小，最高功耗不高于7W。

仅仅一个月后，AMD就在自家财务分析日上透露了新的封装技术“X3D”，这是一种将3D封装和2.5D封装结合的技术。实际上，AMD对2.5D封装下手并不晚，它的HBM显存2.5D封装可以追溯到2015年。

英伟达的GPU、赛灵思的FPGA则选择以CoWoS作为技术基础，苹果处理器A 11来自InFO—二者都是台积电的2.5D封装技术。顺便说一句，在贸易战开打之前，英伟达、赛灵思和华为海思被认为是CoWoS最大的三个客户。

今年5月，三星推出了自己的新一代2.5D封装技术—I - Cube4。除此之外，Amkor（安靠）、日月光等专攻封测的企业也在2.5D/3D领域有所布局，但其技术力、影响力与前几名巨头相比，仍有不小的差距。

工艺发源：异构整合理念

2.5D/3D封装技术的爆红，最原始的推力仍然来自需求—AI技术、车联网、5G网络等领域飞速发展，无不需要高算力、高传输、低延迟、低耗能、小体积的芯片，简而言之，市场需要芯片更“强”，越强越好。

然而摩尔定律逐渐放缓，来自电子层面和物理层面的限制不断加大先进制程的攀升难度。“换个进攻方向”的异构整合（HI DAS）概念得到了来自芯片生产、设计、封测从业者的加码重视。

所谓“异构整合”，是指将两个或者更多的芯片整合成一个整体，通过堆叠、互连等手段获得更小的体积、更高的效率。不同从业者以此概念为出发点选择各自的道路，2.5D封装、3D 封装、Chiplets等如今当红的封装技术，也就雨后春笋般成长起来。

之所以有“2.5D”这个说法，表达的其实是“不是严格意义上的3D”这么一重意思—被归入2.5D的工艺往往需要借助中介层来实现异构，而3D封装工艺则使用TSV（硅通孔技术）互连。

当芯片封装工艺突破平面限制，组装效率可以得到大幅提升;此外，芯片的直接互连显著缩短了互连线的长度，信号传输更快、干扰更小;如果将多个不同芯片堆叠在一起，则单个封装体可以实现更多的功能。正是这一系列优势，使得以3D 封装为代表的异构整合工艺拥有广阔的发展空间。

英特尔：Foveros 3D

几十年以来，英特尔在芯片领域当然称得上领头大佬，率先提出摩尔定律的戈登·摩尔就是英特尔创始人之一。但世易时移，英特尔在接连几个制程节点上的“不给力”，难免让人对其技术领导力失去了一些信心。

幸好失之东隅、收之桑榆，在封装这一领域，英特尔入局既不晚、速度也挺快。

虽然目前的“当红头牌”是3D封装工艺，英特尔也并不是没有致力过2.5D，该技术被称为“EMIB”—嵌入式多芯片互连桥接，也被叫作“胶水封装”。通过比一粒米更小的复杂多层薄硅片，实现相邻芯片之间高速大量传输数据的目标。由此不但大幅度缩减芯片体积，传输带宽值更得到了85%的提升。

英特尔将EMIB技術用到了各类不同产品上，截至去年，英特尔出货的EMIB封装芯片已经超越了200万大关。当然其中最具有代表性的还是KabyLake-G，在这款CPU中，一贯被视作死对头的英特尔和AMD竟然完成了“合体”，Vega GPU和HBM显存之间的整合就是通过EMIB完成的。

而它的3D封装工艺Foveros 3D，则是与其产品样品同步发布的，英特尔随即表示，量产也就是分分钟的事。

全球范围内，首次为CPU处理器引入3D堆叠设计，英特尔是第一个。得益于这一技术，多芯片封装不再局限于同一平面，立体组合得以大大提高集成密度，更合理、更灵活地整合不同工艺、结构、用途的芯片。

值得注意的是，在英特尔的技术路线中，Foveros 3D与2.5D EMIB并不是有我没你的迭代关系。英特尔仍在继续研发下一代的EMIB技术，Foveros Omni和Foveros Direct这样的新技术也在稳步推进之中，并预计将在2023年量产。

他们甚至还计划将Foveros和EMIB这两种封装技术用到同一块芯片上去，这一新的封装技术被命名为CO-EMIB。用个通俗的比喻，EMIB负责横向的连结，就像是每层楼可以规划为若干个不同的功能区;Foveros负责纵向堆叠，就像是大楼可以修建出很多层;而各个区域之间还需要有楼梯间、有天桥、有夹层，从而保证芯片组合过程中的适配性和自由度。

英特尔已经放出话了—GPU产品PonteVecchio将是首个同时使用EMIB和第二代Foveros技术的例子。

担任CEO的Pat Gelsinger曾经说过“英特尔需要加速创新的节奏”，这话听着多少有些居安思危的意味，但如果联系到封装工艺上来看，倒是相当合适。

AMD：X3D

而身为英特尔的“老对手”，AMD涉足2.5D封装的时间甚至更早。早在2015年，2.5D HBM高带宽内存集成已经被使用在Fury X显卡之中。这一机制能够使显存占据的空间显著缩减，不过由于显存温度和核心温度两者叠加，对温度控制要求甚高，再加上该产品的显存只有4GB，终究还是妥协了不少。

在这一阶段，AMD之所以选择通过中介层实现的2.5D封装，大部分推测认为是出于降低风险的目的，毕竟当时支撑3D封装的TSV互连技术仍不成熟。

之后AMD也做出过不少持续努力，从Chiplets小芯片一步一步走到如今的“X3D”，但总体来说，在3D封装这个节点上还是被英特尔甩在后面了一截。至于今后怎么辦，AMD一边向台积电下订单，一边也继续公布自家的封装技术路线图，看来是打着“两条腿走路”的主意。

台积电：3D Fabric

与前两者不同，台积电从很早就自带“代工”标签，因此关于芯片本身的机遇和需求，某种程度上来说往往更为敏感——2011年，其创始人张忠谋就宣布要在封装领域发力了。

两三年后，CoWoS技术问世并投入量产，但最初期由于价格偏高并不太受厂商欢迎，主要客户甚至只有赛灵思一家。直到高效能芯片的需求逐渐带飞，CoWoS技术才真正成为炙手可热的选项。

为了适配客户的更多需求，台积电还开发了另一种价格较低的2.5D封装技术，这就是苹果用在iPhone 7与7Plus上的InFO封装技术。甚至有分析认为，台积电从A11开始、接连两代吃下iPhone处理器大单，抢走了三星的一大块蛋糕，一个重要原因便是InFO封装技术的应用。

去年，台积电还对自家的CoWoS 2.5D封装工艺进行了升级，可支持芯片尺寸、最大传输带宽都得到了进一步优化，官方数据称性能较2016年有将近2.7倍的提升。CoWoS和InFO两大2.5D封装技术的市场反响向好，也助力台积电在该领域累积了更多优势。

在此基础上，台积电也开始自己进军3D的步伐。去年8月底，台积电总裁魏哲家表示，2D微缩已不足以支撑系统整合的需求，要满足对效能、尺寸和功能的需求，3D封装的时代已经到来。而台积电旗下已有的SoIC、InFO、CoWoS等封装技术自此全部整合，命名为3D Fabric，这就是台积电的3D封装技术平台。 台积电官方表示，3D Fabric首次将后端和前端3D技术结合在一起，是“业界最完整且最多用途的解决方案”。在今年之内，将有5座3D Fabric专用晶圆厂建立起来。

后记

观察未来走向，云计算、大数据、AI技术、车联网、高效能运算（HPC）等新的需求涌现，必然带来对芯片工作负载、功耗效率的更高要求。高端芯片客户也呈现出逐渐向7nm/5nm甚至以上节点迁移的趋势，这一切要求业界必须先争夺技术工艺制高点，才能谈得上市场的稳固。

对于提早在3D封装领域攻城略地的公司来说，能够做出高存储、高速度、小尺寸、够灵活的芯片，这本身就是下一轮搏杀中占据先手的硬实力。英特尔、AMD、台积电都将封装领域视为必争之地，也正是出于这一原因。