基于直接数字波形合成技术的主动式太赫兹安检仪基带信号源设计

何君，屈俭，宁绍，李世超

（1.中国航天空气动力技术研究院彩虹无人机科技有限公司，北京100074；2.北京航天易联科技发展有限公司，北京100176）

太赫兹（Terahertz，THz）波是频率介于0.1～10 THz的波段，是电子学向光学的过渡区域，自身具有很多独特的物理特性[1-4]。基于它自身高分辨率与高穿透性的特点，在太赫兹的众多应用技术中，太赫兹雷达主动式人体成像备受关注[5-8]。主动式太赫兹成像技术是通过雷达发射机发射预定形式的波形，遇到目标后反射，由雷达的接收机对反射信号进行处理，并通过对反射信号的分析来获取目标的信息。在雷达的发射机中，数字化基带频率合成信号源是有源系统的核心器件。目前，数字方法是随着数字技术的发展实现高性能频率合成信号源的新方法。

其中，主要代表技术就是直接数字合成技术（DDS）；在1971年，美国科学家Tiemey J 首次提出直接数字合成技术。随着大规模数字电路的仿真发展，其应用也随之广泛。其原理是根据奈式采样定理，对一个连续信号进行采样、编码，形成一个幅值表存储于flash 中。合成时，采样时间保持不变，通过改变相位累加器的频率控制字改变相位增量，使得一个周期内的采样点不同，进而改变频率大小，再经DAC 转换可得到幅相变化的模拟信号。它输出的信号一是稳定可靠；二是方便调参，使系统更加精简、灵活[9-12]。

DDS 产生复杂波形的方法分为两种：直接数字波形合成技术（DDWS）和直接数字频率合成技术（DDFS）[13-14]。DDFS 技术存在相位截断，从而导致杂散噪声增大，而DDWS 技术只有信号的谐波分量，杂散很小；DDFS 技术只能产生周期性正弦信号，而DDWS 技术可以产生任意复杂的信号。在硬件上，DDFS 需要相位和频率累加器，而且要求是高速电路，而DDWS 则不需要。基于DDS 产生的信号必然存在误差与失真，DDWS 具有频谱修正的优势，可以对信号进行预失真处理，而DDFS 做不到。综上所述，对于太赫兹人体成像系统来说，需要一个可以产生任意波形和可调参数的基带信号源，所以选择DDWS 更为合适，该系统是基于DDWS 技术设计而成的。

1 DDWS技术原理

DDWS 技术是按照预定的采样频率，计算出所需波形各个采样点的幅值，将其存储在高速存储器中。输出波形时，将采样点的数据按照之前的采样频率顺序输出，经过高速DAC 转换，得到所需要的模拟信号。原理框图如图1所示。

图1 DDWS原理框图

以正弦信号为例，若正弦信号的频率为f，根据奈式采样定理可知，采样频率fs至少大于2f才能还原出原始波形。一般在实际工程应用中选择f≥3fs，即3 倍的信号频率对原始信号进行采样。采样间隔为Δt，即Δt=1/fs，总之，可以得到一系列的采样值：

s1=s(0),

s2=s(Δt),

s3=s(2Δt),

……

sn=s((n-1)Δt)

将这些采样值存储在flash 中，通过FPGA 或者DSP 等高速微处理器在采样频率fs下，将采样点传输至高速DAC，DAC 将数字波形转化成相应的模拟波形。模拟波形经过低通滤波器（Low Pass Filter，LPF）滤除高次谐波后进行最终的波形输出。将输出的波形与理想波形进行比对，计算出误差，将这些误差作为补偿加载到处理器中，完成预失真补偿，从而进一步优化输出信号，得到理想波形。基于DDWS技术输出的信号波形的相位具有连续性，尤其是输出线性调频信号时，不同频率之间信号的相位不是阶跃变化的，而是连续变化的。而且输出响应很快，响应时间只取决于DAC 采样时间，目前大多数高速DAC 响应时间为纳秒级，但是数字器件的处理速率也限制了信号的带宽。该技术完全为数字模块化结构，十分灵活，可输出任意波形。

2 LFM信号的产生

线性调频信号（LFM）[15-17]是指一段时间内频率连续线性变化的信号。主动式人体安检仪的信号源本质上是一个雷达发射机，所以为了提高雷达各方面的性能，发射信号需要具有较大的时宽带宽积D。对于一般单一的载频信号来说，信号的时宽带宽积满足D≈TB≈1，T为信号时宽，B为信号带宽。而线性调频是脉冲压缩技术的一种，它的时宽带宽积远大于1，满足雷达发射机的需求，信号处理比较容易，可广泛应用到雷达系统中。

LFM 信号的复数表达式为：

其中，T表示信号时宽，B表示信号带宽，调频斜率K=B/T，f0表示信号的中心频率，LFM 信号的复包络x(t)为：

LFM 信号瞬时频率为：

因此，由式（3）可以看出，LFM 信号的频率是关于时间t的线性函数。

该系统要求时宽T=120 μs，频率范围为210～330 MHz，带宽B=120 MHz，中心频率f0=270 MHz，采样率为2 GHz；将以上参数带入上述公式中，利用Matlab 产生信号波形的幅频特性如图2所示，时宽120 μs 内的瞬时频率如图3所示。

图2 210～330 MHz幅频特性

图3 210～330 MHz瞬时频率

以2 GB/s 的采样频率对信号进行采样，每一个数据点以int8 数据类型存储，共产生240 kbit 的数据，文件以.coe 格式储存。

3 DDWS信号源实现方法

该系统中，主控板上的晶振提供FPGA 的50 MHz工作时钟，时钟芯片提供DAC 的2 GHz 工作时钟。由于信号的数据量小，因此该系统没有使用额外的flash 来存储数据，采用在FPGA 内开辟一块片内RAM，系统上电后，信号数据先下载到片内RAM 中，下载成功后，FPGA 中的主控程序将数据进行串并转换[19]，通过高速LVDS 接口传输给高速DAC，DAC 将波形进行还原，并滤波输出。系统框架图如图4所示。

图4 系统框架图

3.1 数字部分的FPGA实现

该系统中的FPGA芯片主要包括4个功能，即4个功能模块：1）存储器模块；2）时钟分频模块（PLL）；3）主控模块；4）差分信号高速传输模块（LVDS）。FPGA 内程序由verilog 语言编写，编程环境采用vivado2017[18]。存储器模块由FPGA 中的RAM 实现，将.coe 文件下载至RAM 中即可。时钟分频模块将DAC 输入的DCO（500 MHz）时钟进行分频，经过四分频得到一路125 MHz 的时钟，提供给主控模块，零分频得到一路500 MHz的时钟，提供给LVDS 模块，该模块利用FPGA 中的PLL IP 核实现。差分信号高速传输模块（LVDS）实现将传输速率为125 MHz 的128 bit 的并行数据转换成传输速率为1 GHz 的16 bit 的串行数据输出，此模块利用FPGA 中的LVDS IP 核实现。主控模块的一个功能是实现数据的串并转换，将RAM 中8 bit 的int 类型数据转换成128 bit 并行数据；现将RAM 中的数据进行合并，存入FIFO 中，然后将并行128 bit 数据以125 MHz 速率从FIFO 中读取至LVDS 模块；另外一个功能是对DAC 和时钟芯片初始化配置。利用modelsim10.5 对系统进行仿真，经验证，LVDS 模块输入的128 bit 并行数据序列与设计的序列吻合；系统建立时间满足：

Tsetup ≤Tclk-Tffpd(max)-Tcomb(max)

系统保持时间满足：

Thold ≤Tffpd(min)+Tcomb(min)

其中，Tclk 为时钟周期，Tcomb 为组合逻辑延时，Tffpd 为D 触发器响应时间。因此，系统时序收敛，符合设计需求。

该系统选用XILINX XC7K325T 作为系统的FPGA 芯片，选用此款芯片的理由：首先，该系统传输数据量为240 kByte，即1.92 Mbit，此款芯片Block RAM 存储器为34 Mbit，满足系统构建片内RAM 的要求。其次，选用此款芯片的最主要原因是该系统FPGA 向DAC 传输数据的频率为2 GB/s，DAC 为两路输入，所以每一路的传输频率应为1 GB/s，且为差分LVDS 电平传输。该芯片支持168 通道1.25 Gb/s LVDS 传输，满足系统要求。最后，该系统的FPGA主要功能是控制数据的传输，以及通过SPI 通信控制外围芯片，芯片内部基本不作任何运算，所以对于FPGA 内部的硬乘法器和加法器数量不作任何要求，此款芯片的运算单元绝对满足需求。

3.2 系统时钟及高速DAC选型

稳定的时钟对于系统整体来说至关重要，该系统DAC 的采样速率达到2 GHz，LVDS 接口传输速率达到1 GHz。考虑到整体系统的稳定和相参，采用唯一的时钟芯片的输出作为整个系统的全局时钟。因此，采用ADI 公司的ADF4350 芯片作为系统的全局时钟，ADF4350 是一个集成VCO 的宽带频率合成器，其本质上是一个PLL，输出频率范围为137.5～4 400 MHz，可以实现小数分频和整数分频，需要系统的FPGA 芯片利用SPI 协议写入控制字来实现特定的功能。在该系统中，根据采样率要求，将ADF4350 输出单频设置为2 GHz。

DAC 的性能直接决定了所能够输出的LFM 信号的性能。该系统选用ADI 公司的ADF4350 芯片。其主要特性：支持11 位双端口LVDS 逻辑电平输入；最高数模转换速率达2.5 GHz，而该系统要求采样率2 GHz，完全满足需求；可以将输入的时钟信号进行四分频后产生DCO 信号，用于实现FPGA 芯片同步数字输入；基于CMOS 工艺制造，通过独有的开关技术以获得更大的DAC 输出动态范围。可以配置成单端输出和差分输出。该DAC 芯片共具有54 个寄存器，可以利用FPGA 芯片对其进行合理配置，实现系统所需的功能。

3.3 高速数模电路的阻抗匹配问题

该系统中，芯片ADF4350 与芯片AD9739A 之间的信号频率为2 GHz，LVDS 接口与芯片AD9739A 之间的信号频率为1 GHz，因此信号的波长为厘米量级。根据信号完整性理论，信号的波长相对于传输线长度不足以忽略时，必须考虑其反射的影响；如果要求将信号完全从源端传输到负载，则必须保证负载的阻抗与源的阻抗相等，如果它们不相等，则只有一部分能量会被负载消耗，而另一部分能量会被反射回源端，源端将被迫消耗一部分能量来抵消反射回来的能量。因此，必须在传输线中增加相应的阻抗匹配减小反射。假设源端的特征阻抗为Z1，负载端的特征阻抗为Z2，反射系数为Kr，则：

由式（4）可知，系统开路时，Z2=+∞，所以Kr=1；系统短路时，Z2=0，所以Kr=-1；开路和短路信号全部反射。当Z1=Z2时，Kr=0，即信号没有反射。综上所述，只有当负载和源的特征阻抗相等时，信号没有反射，实现了阻抗匹配。该系统中涉及的芯片的特征阻抗均为差分100 Ω，PCB 板上传输线特征阻抗设计为差分100 Ω，差分线走线严格平行且等长，每组差分线之间间距要够宽，避免串扰，高速传输线不使用过孔；而且，差分信号要求一个差分之间添加匹配电阻，该电阻尽量靠近负载端放置，阻值为100 Ω。

3.4 测试结果

如图5所示，利用频谱仪对信号源输出结果进行测试，首先得到以500 MHz 为例的点频源，输出功率为-4.75 dBm。

图5 500 MHz点频

图6展示了210～330 MHz 的线性调频信号在频谱仪上的显示结果，输出功率为-4.7 dBm，频率范围为210～330 MHz，杂散噪声小于-20 dB，相位噪声小于-142 dBc/Hz＠1 MHz，图中调频范围外存在一些杂散噪音，可以通过加入带通滤波器进行滤除。

图6 210～330 MHz线性调频信号

4 结 论

文中采用直接数字波形合成技术，实现了主动式太赫兹人体安检仪雷达发射机基带宽频信号源的设计与研制。该系统采用数字信号直读的方式，相对于传统直接倍频的方式，结构更加简单，而且系统可以产生任意复杂的波形，灵活性更高。该系统带宽为210～330 MHz，脉宽为120 μs，相位噪声小于-142 dBc/Hz＠1 MHz。该设计克服的难点：

1）该系统中DAC 的采样率达到2 GHz，DAC 与FPGA 之间的信号传输速率达到1 GHz，针对此情况，在设计中着重解决信号完整性的问题，有效避免了信号的衰减；

2）有效地解决FPGA 内部逻辑电路的高速信号传输的时序收敛等问题，保证数字信号的稳定传输。

该系统的创新点为利用Vivado 中的Block Memory Generator IP 核在FPGA 内部开辟片内RAM，用于存储线性调频信号波形数据。而传统DDWS 均采用外接flash 的方式，该系统充分利用FPGA 的内部资源，既便于开发，又降低了系统成本。