一种小步进低相噪频率综合器的设计
2021-06-29李洪涛
李洪涛
(中国电子科技集团公司第五十四研究所,河北石家庄 050081)
0 引言
频率综合器作为现代电子设备和电子系统的基础,被誉为电子系统“心脏”,其广泛应用于通信、雷达、干扰和抗干扰、遥控遥测等领域[1]。随着电磁环境越来越复杂,测量精确的要求也日益提高,这就对频率综合器的指标要求日益提高,这些指标主要体现在高频率、细步进、低相噪、低杂散等要求上。本文综合采用三种基本频率合成方式,设计了一款具有低杂散、低相噪、细步进、高频率的频率综合器。
1 频率合成技术原理
频率合成技术是将一个基准频率信号变换为所需要的频率信号的技术。新产生的信号具有与基准频率信号同样高的频率稳定度和精确度。
目前频率合成的方法可以分为直接频率合成 (Direct Frequency Synthesis,DS)、锁相频率合成(Phase Locked Loop,PLL)和直接数字频率合成(Direct Digital Synthesizer,DDS)三种基本的方式[2]。但是在高指标频率综合器的设计中,一般是通过结合两种或三种频率合成方式的混合频率合成方式来得到高指标频率综合器。
2 方案设计
2.1 方案总体设计
根据工程需求,需要设计小步进、低相噪的宽带频率合成器。要求输出频率为8GHz～10GHz,步进1μHz,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥70dB。
常规的小步进低相噪频率综合器方案一般采用多个锁相环混频的方式,将环路分为大步进环和小步进环,大步进环产生步进较大的高频信号,小步进环产生步进较小的低频信号。但是随着输出频率变高,多环混频方案中大步进环的实现难度变的越来越大,针对这一问题,本文通过设计混频方案,将8GHz～10GHz 宽带VCO 与窄带信号的倍频及分频信号进行多次混频,将输出信号变频为低频信号进行鉴相,此时由于鉴相频率低,输出信号的相位噪声不会产生恶化,可以得到低相位噪声本振输出。
方案总体设计如图1 所示。基准信号产生电路输出窄带低相噪信号FIN进入功分器1分为三路。其中一路经过三倍频器倍频及滤波器1 滤波后输出倍频信号Fmul,第二路经过变频滤波器组后产生分频信号Fdiv,第三路经过分频后产生参考信号FREF,参考信号经过功分器3 分频后分别为鉴相器1 及鉴相器2 提供参考信号。压控振荡器输出信号FVCO经过功分器2后分为三路,其中一路作为输出信号,第二路入混频器1与倍频信号Fmul进行混频,第三路经过分频器分频后入鉴相器2,与参考信号进行鉴相[3]。
图1 总体方案框图Fig.1 Block diagram of the overall scheme
控制频率综合器锁定时首先将开关切换到环路滤波器2。此时压控振荡器输出信号FVCO经过功分器2分路后入分频器,分频器输出信号在鉴相器2中与参考信号FREF进行鉴相,通过鉴相器比较FVCO及FREF信号的频率及相位,根据频率及相位的差值输出一定比例的电流信号,电流信号通过环路滤波器转换为电压信号,控制压控振荡器预置在输出频率上。预置完成后,将开关切换到环路滤波器1,此时FVCO信号先与基准信号的倍频信号Fmul进行混频,一中频信号Fm1根据频率选择与二次混频信号Fdiv进行二次混频或直接入滤波器2,输出二次中频信号经过滤波器2 滤波后与参考信号在鉴相器1 进行鉴相,控制压控振荡器锁定,由于此时压控振荡器已经被预置在需要的输出频率上,可以直接进入快捕带,不会发生错锁现象[4]。
2.2 基准信号产生系统设计
由于最终输出信号与基准信号的倍频及分频信号直接相关,这就要求基准信号具有低相噪、小步进、低杂散等性能。考虑到基准信号要求带宽较窄,拟采用直接频率合成方式和直接数字频率合成方式来实现,具体实现框图如图2[5]。
图2 基准信号产生电路Fig.2 Reference signal generation circuit
100MHz晶振输出信号经过梳状谱电路后输出100MHz高次谐波信号,通过滤波器2将信号中的2800MHz信号滤出。2800MHz 信号经过功分器分为两路,其中一路入DDS进行分频,产生的200±56MHz信号在混频器中与另一路2800MHz 信号进行混频,输出中频信号经过滤波器1 将3000±56MHz滤出,由于该信号具有极低的相噪,同时可以实现小步进,可以作为基准信号。
2.3 二次混频信号产生
二次混频信号产生电路如图3所示。输入基准信号FIN经过10分频后输出1/10FIN信号。输出信号经过梳状谱电路产生高次谐波信号,谐波信号经过开关选择及滤波器滤波后可以选择输出1/10FIN、2/10FIN、3/10FIN信号作为二次混频信号。
图3 二次混频信号产生电路Fig.3 Secondary mixing signal generation circuit
2.4 变频方案
具体变频关系如下所示。
通过改变鉴相器的鉴相极性,本方案中的一次混频及二次混频均可以同时进行上下混频,当一中频信号Fm1入混频器时:
当一中频信号Fm1直接入滤波器2 时:
综合以上两种情况,
设FVCO=kFIN,将n代入公式,可知k分别为2.65、2.75、2.85、2.95、3.05、3.15、3.25、3.35。
基准信号与输出信号对应关系如表1 所示。由下表易知,当基准信号FIN输出频率范围3000±56MHz,输出信号FVCO频率范围可以覆盖8GHz～10GHz。
表1 频率对应表Tab.1 Frequency correspondence table
3 指标分析
3.1 相位噪声分析
本方案中总相位噪声是由晶振、倍频器、DDS、鉴相器、VCO和环路滤波器等引入相位噪声的叠加。
其中,晶振选择超低相噪恒温晶振,其相位噪声可以达到-165dBc/Hz@10kHz。
设PNIN为倍频前信号在频偏10kHz处的相位噪声,则N 倍频后输出信号在频偏10kHz处的相位噪声PNOUT为:
因此2800MHz 倍频输出信号相噪为:
由于DDS的输入2800MHz参考信号相噪为-136dBc/Hz@10kHz,不会对DDS 输出信号相位噪声产生影响,而DDS 输出信号相噪随频率增高而恶化,因此DDS输出信号频率为最大频率256MHz 时相位噪声最差。本文中的DDS选择ADI公司生产的AD9914,通过产品手册可以得到,DDS的输出频率为256MHz时信号相位噪声约为-145dBc/Hz@10kHz。
由于FIN为2800MHz信号与FDDS信号混频得到,因此相噪为-136dBc/Hz@10kHz。
倍频信号Fmul的相位噪声为:
Fdiv输出最高频率时相位噪声为:
FREF输出最高频率时相位噪声为:
本方案中选择的分频器单边带相位噪声为-150dBc/Hz,因此最终FREF相位噪声为-150dBc/Hz@10kHz。
鉴相器2选择ADI公司生产的ADF4002,设PNfloor为鉴相器归一化带内相位本底噪声,则鉴相器2引入的相位噪声为:
压控振荡器输出信号FVCO的带内相噪为倍频信号Fmul、二次混频信号Fdiv、参考信号FREF及鉴相器引入的相噪之和,最终输出信号的理论相位噪声约为-126dBc/Hz@10kHz。
3.2 杂散分析
频率综合器中的杂散一般分为近端杂散与远端杂散。
本方案中VCO输出信号经过二次混频后产生的中频信号入鉴相器进行鉴相,经过环路滤波器进行滤波可以有效滤除远端杂散,结合空间屏蔽、开关隔离、电源滤波和滤波器过滤来抑制,产生的杂散非常低,杂散抑制可以达到75dBc以上。
近端杂散主要是鉴相泄露杂散和DDS产生杂散。其中鉴相泄露杂散可以通过设计合适的环路滤波器来抑制,可以保证75dB以上。由于DDS输入频率为2900MHz,输出频率为50MHz～150MHz,此时DDS分频比N＞19,因此产生的杂散非常低,杂散抑制可以达到85dBc以上,不会造成影响。
综上所述,本方案的最终杂散抑制可以达到75dBc。满足系统要求。
3.3 步进分析
本方案中的步进通过更改DDS的频率来实现。本方案中DDS选择ADI公司的AD9914。该器件的Programmable modulus mode功能可以实现64位分频。
由于DDS的参考信号频率为2800MHz,DDS 调谐控制字64位,则方案中FIN最小步进为:
由于VCO输出信号频率FVCO=k FIN,则VCO输出信号频率步进:
可以满足系统1 μHz 的步进指标要求。
4 指标测试
相噪测试结果如图4 所示。当VCO输出频率为8GHz时,输出信号相位噪声可以达到-121dBc/Hz@10kHz,满足系统要求。频率综合器理论值与实测值的比较如表2所示。
表2 频率综合器指标比较Tab.2 Frequency synthesizer index comparison
图4 输出信号相噪测试结果Fig.4 Output signal phase noise test results
相位噪声比理论值低了5dB,经过测试发现是由于谐波产生及倍频电路倍频过程中相噪指标发生了恶化,2800MHz信号约比理论值恶化5dB左右,导致最终输出信号相位噪声比理论值恶化5dB。
杂散抑制实际测试值为73dB,与理论计算值差距不大,可以通过调节环路滤波器进一步优化。
步进通过测试为1μHz,符合指标要求。
5 结语
该方案利用了DDS来实现系统的小步进要求,通过直接倍频方案实现系统的低相噪要求,通过锁相环电路滤除变频过程中产生的杂散,得到了较好的指标。
可以看到本方案中限制相位噪声指标的是晶振相噪指标和谐波产生及倍频器电路,若使用更好的晶振及倍频电路,相噪指标可以进一步提高。本方案频率范围、步进、杂散、相位噪声等各项指标均可以较好的满足系统要求,具有良好的应用前景。
