144层堆叠闪存投入使用 英特尔最新NANDSSD产品与技术解析

张平 袁怡男

英特尔将旗下NAND闪存业务出售给SK海力士无疑是2020年底业内影响最大的消息之一。一直以来，英特尔在存储产业上都占据着相当重要的地位，无论是NAND产品还是傲腾产品，英特尔的竞争优势都是非常出色的。考虑到英特尔近年来的发展状况、人事变动以及在产品和生产线方面的调整，出售NAND从而专精于计算产业，应该是英特尔考虑长远后做出的慎重决策。作为一个独立的部门，无论是在英特尔还是未来交由SK海力士运营，英特尔的NAND部门依旧拥有业内一流的影响力和技术研发能力。为了进一步说明有关英特尔出售NAND部门后的一些变化以及NAND部门自己在技术和产品上的新进展，2021年4月，英特尔在上海召开了NAND产品技术沟通会议，就这些内容做出了详细的解释，并给出了一些新的技术路线图和最新的产品信息。

英特尔NAND部门未来的一些变化

首先英特尔在会议.上表示，NAND部门从英特尔并入到SK海力士目前分为两个阶段。第一个阶段的时间节点是2021年底，包括NAND SSD相关知识产权和销售、市场等团队和员工;第二个阶段，预计在2025年3月份最终交割时， SK海力士将支付20亿美元余款，并从英特尔收购其余相关资产，包括NAND闪存晶圆的生产及设计相关的知识产权、研发人员以及大连工厂的员工。

据悉，在并入SK海力士后，英特尔NAND业务部分会依旧维持目前全球运营的模式，并将继续之前对客户的承诺，同时不断推动行业领先的存储与解决方案创新和落地。

30年的经验：面向企业级的NAND产品

从历史来看，英特尔在闪存发展上是非常有沉淀的。从商业角度来看的话，英特尔和三星、SK海力士等厂商不同的是，英特尔的发展重点并不是消费级市场，而是企业级市场，英特尔的存储产业专注数据中心客户端与部分消费级市场，完全不介入移动端市场。这也是英特尔后期专注于浮栅技术的原因之一，因为英特尔认为，相比其他的技术路线，浮栅技术能够更好地在企业级市场中发挥作用。

在这种市场目标之下，英特尔划分了内存和存储层级结构，也就是我们日常看到的存储金字塔架构。在塔顶端的是CPU缓存，接下来是内存。其中内存的容量一般为10GB级，其延迟小于0.1微秒。在一般的PC系统中，内存后会跟着使用NAND闪存，其容量一般为10TB级，延迟小于100微秒。但是英特尔在这里加入了2个层级，分别是傲腾持久内存和傲腾存储。其中前者的容量为大约100GB级，延迟为小于1微秒，后者的容量为TB级，延迟小于10微秒。新加入的两个层级很好地弥补了内存到NAND闪存之间存在的巨大延迟鸿沟（从0.1微秒级别直接提升至100微秒级别），形成了比较均衡和平滑的存储等级阵列。从内存到傲腾内存、傲腾存储、NAND SSD，延迟等级分别为小于0.1微秒、小于1微秒、小于10微秒、小于100微秒，每一个等级都以一个数量级的方式向下延伸，很好地降低了系统延迟。

通过英特尔给出的这个存储层级金字塔，我们可以看出，存储系统在不同的层级除了各自的性能参数外，还有各自的市场目标。比如内存就是需要高速度和高稳定性，目前对其非易失性等没有要求。傲腾内存就是通过非易失性特性和高速度來弥补内存在某些场合下的不足。接下来，傲腾存储提供的是更高速度的存储性能，其容量相对较大，适合于经常使用的热数据存储。在更次一级的3D NAND SSD等级，因为前期的性能要求都已经被基本释放完成。所以在这个等级人们需要更高效率、更大容量和更为耐久的存储设备。

因此，如何生产更为高效、大容量和耐久的存储设备就是英特尔的研发重点。在这里，英特尔认为，浮栅（float gate）技术生产的NAND产品，可以兼顾这几个特点。首先是英特尔对闪存技术有持续30年的投资，形成了非常稳定和牢固的技术体系。其次是采用浮栅搭配CMOS技术可以实现目前最高的NAND面密度，也可以搭配QLC技术实现每单元容量的提升。第三则是可靠性方面，英特尔认为自己的垂直浮栅单元是专门为高可靠性设计的，并且从64层TLC到144层QLC，英特尔采用的可靠的单元设计也可以使得耐久性实现跨代提升。

在产品方面，英特尔给出了2021年重点推广的一些产品，包括面向企业级服务器的英特尔D7-P5500和D7-P5600 （2020年已发售），新的采用144层QLC技术面向云存储的DP-P5510以及同样采用144层QLC面向温存储的D5-P5316，用于传统服务器应用的144层TLC产品D3-S4520、D3-S4620。在消费级产品方面，英特尔推出了英特尔660p和采用144层QLC技术的英特尔670p。我们在后文还对这些产品和技术有更深入的解释。

浮栅技术：英特尔在NAND上的坚持和专注

英特尔在非易失性存储设备上是有很久的研发历史的。根据英特尔的介绍，从1985年开始英特尔就开始介入非易失性闪存的开发，从1985年到2004年，英特尔推出了数代NOR闪存。2005年开始介入NAND闪存，从平面时代开始，生产工艺从65nm一直进步至16nm，然后转型推出3D NAND，层数从32层起步，包括32层TLC、64层TLC一直到2018年的64层QLC、96层TLC以及现在最新的144层QLC或TLC产品。

在过往的所有开发历程中，英特尔一直专注于浮栅技术，即使是在同行转移至电荷陷阱技术之后，英特尔依旧在浮栅技术上持续发力。那么，什么是浮栅技术呢？

所谓浮栅技术，是指Float GateMOSFET，简称FGMOS，也被称为浮动栅极管或者浮栅晶体管，它是金属氧化物半导体场效应晶体管的一种类型。FGMOS的最大的特点在于，栅极首先采用绝缘物质和底层隔离，就像漂浮在硅底层之上一样，因此被称为浮栅。其他的一些次级栅极或者控制栅极被沉积在浮栅之上，也通过绝缘材料与之隔离。由于浮栅在上方、下方都被绝缘材料所阻隔，因此存在其中的电荷能够在很长一段时间内保持不变。当人们在浮栅上级的控制栅极施加电压后，由于量子隧道效应，电子可以通过绝缘层进入浮栅中并被存储起来，在施加反向电压后，电荷又可以流出，控制极为方便。

浮栅技术出现后，由于其存储电荷和操控电荷的特性，很快就被应用在数据存储中。不过浮栅技术也并非没有缺点。随着制造工艺不断缩小，在10nm左右，浮栅技术所使用的MOSFET中起到绝缘作用的隧道氧化层已经变得很薄了，考虑到类似的物质耐久性是有限的，大约每厘米1000万伏特，因此在10nm左右的微缩工艺下，浮栅大约只能忍受约10V左右的电压就会被击穿，在这种情况下，电压和电场的存在，以及电子持续量子隧道效应进出，会破坏绝缘物质氧化物中的原子键，并降低绝缘物质的绝缘能力。这个过程被称为“磨损”。降低了绝缘性的隧道氧化层，会导致电子从浮栅中泄露出来，从而降低浮栅类型的MOSFET存储数据和表示电压的能力。

由于浮栅技术存在一些缺陷（并非不能改进），因此三星、SK海力士等厂商选择了另外一条技术路线来实现自己的多层堆叠NAND的生产，这种技术被称为电荷陷阱（Chargetrap flash，简称CTF）。从基本架构来看，电荷陷阱技术是浮栅技术基于材料的改进，其最大的特点在于将传统浮栅MOSFET技术中制造浮栅使用的掺杂多晶硅改成了氮化硅膜。相比掺杂多晶硅这种接近于导体的材料，氮化硅膜更接近于绝缘体，因此电子流入空穴后会持续停滞在里面。三星在介绍电荷陷阱技术的时候，将传统浮栅比喻为“水”，将绝缘层比喻为装水的“盒子”，当“盒子”被磨损的时候，“水”就会流出。相比之下，三星将电荷陷阱技术的氮化硅膜比喻为“奶酪”，当电子进入“奶酪”后，就被基本固定在其中，即使“奶酪”边缘的绝缘层破损，那也只有边缘部分的电子流失，大部分电子还是老老实实待在“奶酪”中，持续释放自己的电场。电荷陷阱技术在一定程度上解决了浮栅技术的隧道氧化层磨损问题，同时还带来了一些别的优点，比如制造工艺更简单，存储单元的间距可以更小一些，隧道氧化层磨损速度更低、产能更高等。不过电荷陷阱技术也并非十全十美，由于其结构和材料问题，电荷陷阱技术制造的NAND颗粒，相比传统的浮栅NAND颗粒，在抗读取干扰、长期断电数据保存以及最受人关注的高温下存储耐久性方面存在显著劣势。

在了解了有关浮栅、电荷陷阱技术的差异之后，可以看出，考虑到客户主要面向企业级用户，英特尔持续采用浮栅技术是有道理的。从英特尔给出的存储金字塔来看，NAND在存储中处于比较靠后的位置，大量的热数据不会存储在NAND中，而是由傲腾接管，这样一来，NAND中存储的数据应该是大量温数据甚至冷数据，这部分数据在很长的时间内可能都不会读写，因此对存储稳定性是有比较高的要求。另外，在抗读取干扰和高温下存储耐久性方面，浮栅技术都相对电荷陷阱技术有一定的优势，更适合企业级用户使用。

那么，浮栅技术的磨损又如何改进呢？在前文中提到浮栅技术的磨损主要来自越来越先进的制造工艺带来的越来越薄的隧道氧化层，其解决问题也很简单，使用线宽较宽的工艺，同时在制造中对隧道氧化层给予一定程度的改善即可。英特爾在发布会中提到，他们使用的工艺“要比10nm宽很多”，并且对闪存产品来说，工艺宽度在目前并不是最重要的，因为还有更多的方法可以提高存储密度。

持续改进的浮栅技术：最高面密度和高可靠性

在发布会上，英特尔提到了自己的产品具有最高的面密度，并且能够实现最好的经济效益。英特尔介绍了一些比较重要的提升存储密度的技术，比如改善结构，使用更小的浮栅单元、使用CuA技术也就是阵列下CMOS，这个技术将NAND的控制电路部分放置在存储阵列的正下方，从而腾出更多的空间来给存储单元，实现更高的存储密度。其他的一些关键技术还包括采用更多的堆叠层数，比如144层堆叠，在数据存储方式上采用QLC，也就是每个浮栅存储4bit数据，相比之前的3bit又带来了比较大的存储密度增长。

具体到详细对比方面，英特尔使用了美光的置换栅极技术予以对比。美光的置换栅极技术实际上也是针对浮栅技术的结构进行了调整，根据美光的描述，传统的浮栅技术中，通过绝缘体将每个单元分开，这带来了单元之间的电容效应。因此，美光采用的置换栅极技术将多个单元构建为一个绝缘体结构，消除了单元间的电容，还可以提高耐久性、功率和性能。不过美光暂时没有给出可量化的参考数据。英特尔在这里提出，自己的浮栅技术由于结构比较简单，因此数据存储密度更高一些，此外CuA技术的应用也减少了单元所占的面积。英特尔给出的数据是，他们的技术能够带来最多10%的面密度提升，以及每片晶圆更高的每GB存储量。

另外，英特尔还给出了垂直浮栅单元的一些技术细节，并继续对比了替换栅极技术的优劣。英特尔提到，他们的浮动栅极技术拥有良好的编程/擦除阈值电压窗口，各个存储单元之间也有良好的电荷隔离/保留，更适合高密度裸片/驱动器。相比之下，替换栅极技术需要不断地对抗漏电和单元之间的干扰，因此更适合低密度的裸片或者驱动器，性能密度也比较低。另外，英特尔的垂直浮栅闪存单元采用了离散单元隔离的方式，能够将跨单元的干扰风险降低至最低——有意思的是，美光在这里认为离散的单元带来了电容效应，目前尚不清楚这里英特尔是否有额外处理。英特尔还特别提到，自己产品的垂直单元中的电子数量提高了6倍，控制能力也得以大大提升。

在寿命方面，英特尔给出了一个数据示意图，浮栅对比电荷陷阱技术在0天、2天、5年后的总读取窗口，所谓读取窗口，是指在数据存储时，不同状态下的信号之间的差异度。比如MLC一次存储2bit数据，那么就拥有4种状态，这4种状态之间的差异就是读取窗口，较低的读取窗口会导致数据难以读出。可以看出，电荷陷阱技术在5年后的数据读取是远低于浮栅技术的，这对很多冷存储数据的企业来说是至关重要的，因此数据中心和企业级存储选择浮栅技术的英特尔产品可能会更有优势。

在发布会上，英特尔还对有关NAND闪存的制造过程做了一些解释。比如英特尔提到，目前闪存最重要的问题并不是光刻工艺，而是刻蚀工艺。正如前文提到的那样，更先进、线宽更窄的光刻技术对NAND实际上并未起到更好的作用，尤其是在寿命、电子容量方面，在TLC、QLC这种多电压状态下，电子容量更是非常重要，因此英特尔虽然没有明确提及工艺线宽，但是可能会采用32nm/28nm级别的工艺制造，甚至更宽。在刻蚀方面，英特尔明确体积刻蚀过程主导了目前的3D NAND制造，其制造速度慢、精度要求高，英特尔举了个例子：目前的刻蚀工艺是要求人们从埃菲尔铁塔顶上丢一个球下去，确保这个球和目标之间的偏移度是厘米级别的，因此目前英特尔的144层NAND，是通过3个48层的颗粒堆叠起来，形成144层NAND，在数据存储模式上采用的QLC。具体到产品上，英特尔在发布会上详细介绍了有关D5-P531 6的内容。这款SSD是英特尔推出的144层QLC产品中最新的型号。D5-P5316采用PCIe 4.0接口，最高读取速度高达7GB/s，相比第一代QLC产品读取延迟降低了48%，耐久性提高了5倍。它的4K随机读取为800K、64K随机写入为最高510MBps，128KB随机读/写为最高7000MB/s和3600MB/s， 4K随机QD1的读写延迟为120微秒和180微秒，支持U.2接口或者E1.L接口，容量分别为15.36TB和30.72TB两种，非常适合数据中心使用。

在功能方面，D5-P5316支持NVMe的相关功能，比如热插拔、内监测、外监测、数据日志等，其预期年化故障率低于0.44%，支持端到端数据保护，支持断电保护，数据可靠性方面则拥有业内最高的总体读取窗口等。在使用场景方面，英特尔也给出了一些解释，比如云存储（可能需要配合傲腾）、高性能计算、CND、大数据等场合都是非常符合D5-P5316的设计和基本特性的。另外，由于D5-P5316的数据存储密度非常高，英特尔给出的数据是1U机架内就可以存储1PB数据，空间可以减少最多20倍。

总的来看，作为一个在存储业界摸爬滚打30多年的厂商，英特尔存储产品在技术、规格和性能上依旧是非常出色的，尤其是它根据企业及市场的特性和要求，量身定做地推出了大量新的产品和技术，推动了企业级存储的发展。希望未来（原）英特尔的NAND部门，能够在新东家和新的商业环境下越来越好，给消费者和企业级用户带来更多的创新技术和高品质产品。