EDA技术在数字集成电路后端实验教学改革中应用

张跃军，赵志伟，栾志存，张会红

（宁波大学信息科学与工程学院，浙江宁波 315211）

0 引言

集成电路是信息技术产业的核心，是支撑国家经济社会发展和保障国家安全的战略性、基础性和先导性产业。拥有强大的集成电路产业和领先的技术，已成为实现科技强国、产业强国的关键标志［1-3］。我国集成电路产业经过30 年的发展，已初步形成了半导体材料、芯片设计、芯片制造和封测三业并举、较为协调的发展格局。在全球集成电路市场快速增长的带动下，我国集成电路产业快速发展，但是同时也面临着诸多的问题与挑战。“中兴事件”和“华为事件”凸显我国集成电路核心技术的卡脖子问题［4-6］。解决我国集成电路核心技术受制于人的关键在于人才，人才是产业创新的第一要素。2019 年12 月复旦大学集成电路一级学科的成功设立，表明了国家和业界对集成电路人才培养的重视，给集成电路产业的发展带来新的契机。一级学科的成立，有利于扩大集成电路专业招生规模，更有利于针对性地培养专业人才，也必然带来集成电路相关课程的教学改革［7-8］。

数字集成电路后端设计及其工程实践作为电子信息科学与技术专业的集成电路技术及应用方向模块选修课程，是一门知识覆盖面广，各章节内容相对独立，课程内容多，更新快，理论性和应用性都很强的课程。其课程教学一般分为两大部分同时进行，一部分是理论教学，共17 学时，另一部分是实验教学，共68 学时，总学时85 学时。主要教学内容包括集成电路自动设计流程，自动版图设计方法以及Synopsys 工具的使用方法等内容。课题以集成电路原理为基础，同时作为数字集成电路前端设计及其工程实践的延伸和发展，在数字集成电路技术研究中扮演着很重要的角色［9-10］。因此，有效地提高这门课程的教学质量和课程建设水平，对提高电子信息工程和电子信息科学与技术专业教学质量，对培养学生的基本实验技能，使学生养成理论联系实际的良好学风，提高学生实际动手能力，培养高素质的新型集成电路专业人才具有重要而深远的影响［11-12］。

1 集成电路后端设计及其工程实践课程现状

1.1 课程实践环节薄弱

集成电路后端设计及其工程实践课程的教学内容具有理论性强、实际操作性高的特点，涉及集成电路相关的具体概念、静态时序分析、EDA 工具应用等较多内容，要求学生具有较好的数字集成电路基础和实际动手能力，需要将理论知识与实际相结合，利用EDA相关工具进行实际操作，将掌握的理论知识转换为工具的熟练使用和高效的电路设计能力。由于部分知识点理论性强、EDA工具规则细琐以及脚本语言复杂等原因，学生往往会感到课程内容难于理解和掌握，从而影响了他们的学习积极性。因此，如何结合学生的特点，积极在教学内容、教学方式和手段、实践教学和考核方式等方面进行改革与探索，以提高课堂教学的效果，是当前这门课程教学过程中面临的一个十分突出的问题。

1.2 教辅用书可选择性小

教材、教辅用书建设是课程建设的重要内容，是教学思想与教学内容的重要载体。虽然目前国内集成电路课程相关的教材和教辅用书很多，但是绝大多数教材和教辅用书的定位都是面向硕士研究生，而较少考虑本科生。因此，研究和选择更加适合针对本科人才培养目标和学生特点的教材和教学用书，编写适用于本科生特点的习题和实验指导方面的教辅资料，并构建相应的网络课程，与课堂教学形成互补，是当前这门课程建设中急需解决的一个问题。

1.3 EDA软件选择困难

EDA软件的选择也是课程建设的关键性内容，只有选择适合的软件才更有利于课程的开展和建设。目前市场上DEA 软件基本上是以Cadence、Mentor、Synopsys公司的产品为主流，3 家公司的软件相互独立，但又存有共性。所以如何选取适合学生所用的软件也是当前一大难题。

1.4 人才培养难度大

人才是集成电路产业发展的前提，集成电路产业对人才的要求比较高，集成电路公司招聘从业者一般都要求本科以上学历，我国每年对数字集成电路后端的人才需求在逐年增加。而目前开设该门课程的学校仅有清华大学、西安电子科技大学等几所高校，人才缺口已经成为当下制约我国集成电路发展的瓶颈。目前，我国集成电路后端设计从业人员总数不足10 万人，预计到2020 年我国集成电路后端产业人才缺口将达到30 万人，所有半导体企业人力资源部门都面临着前所未有的巨大挑战和机遇。如何培养出符合产业需要的高质量集成电路后端设计人才是需要解决的又一个重要问题。

2 教学改革内容及进度安排

关于数字集成电路后端设计及其工程实践课程改革的探讨将围绕解决课程存在的主要问题展开，包括教学方法与手段建设、教学内容的优化、教材、教辅用书建设、EDA软件选用等几个方面。将实验讨论模式与课堂教学策略学习方法相结合，依托多种教学手段，设计数字集成电路后端设计及其工程实践翻转课堂教学模式，如图1 所示。

图1 数字集成电路后端设计及其工程实践翻转课堂教学模式

以数字集成电路后端设计及其工程实践课程分析方法（标准库设置、整体布局、时钟树综合、整体布线、LVS&DRC）为例，展示数字集成电路后端设计及其工程实践翻转课堂教学模式。基于数字集成电路后端设计及其工程实践课程特点，以问题为导向，将整个教学工程分解为课前、课内、实验、课外4 个阶段。

2.1 课堂教学的课前组织形式

课前教师要给学生选定好课程教材以及供学生查阅的参考资料。对于在课堂教学中涉及的难点以及在实验过程中遇到的具体问题，学生往往不能很好地及时解决，需要课后自学予以补充。由于本科学生对于集成电路主流技术和研究现状认识有限，对于良莠混杂的网络资料难以有效甄别，任由其自行选择可能带有很大的盲目性和随机性。因此教师要在课前选好教材、教辅用书，便于学生课后查阅和自学。课前要精心选择EDA软件，合适的软件会使课程教学事半功倍。本课程实验教学过程中需要使用的多款软件，要使数字集成电路后端设计及其工程实践翻转课堂教学模式顺利进行，采用化整为零、同类软件并行比较、择优选择、有机整合的方法，不局限于采用某一家公司的软件，而是根据教学目标和要求确定需要的功能软件，再选择主流软件公司功能和性能相对更好的软件构成本课程软件环境，满足教学实验需求。

2.2 课堂教学的课内组织形式

依据学生这一主体的学习基础、年龄特点、心理特点，合理地综合利用各种教学手段和方法，进一步激发学生的学习兴趣、研究兴趣和创新意识，提高学生学习的主动性和有效性。在课堂教学中，坚持“以人为本，以学生为中心”的现代教育教学理念，强化对学生系统思维方法的训练，培养其分析问题、解决问题的能力和科学实验的素养。积极采用探究式等先进的教学方式，加强习题课、课堂讨论和实验等环节，增加与学生的互动交流，进一步活跃课堂气氛，调动学生学习的主动性和积极性，引导他们进行主动学习，构建既能发挥教师主导作用，又能体现学生认知主体作用的教学模式，培养学生的自学习惯，变传统教学为创造性教学。设计既包含课堂需要掌握的知识又由学生自学能够回答的问题，涵盖该课的重点和难点，并通过口头演示来加深学生的理解。探索更加适用有效的考核方法和方式，以更好地促进学生的学习、更科学地评价学生的学习［13-14］。

2.3 课堂教学的实验组织形式

实验中合理配置团队是数字集成电路后端设计及其工程实践翻转课堂教学模式的核心。合理配置团队是达到良好教学效果的关键。在高效配置团队方面，考虑每个团队小组人数不能过多或过少，由于该课程注重实践性，为了能让每个学生真正参与实验，团队由2 或3 名学生构成比较合适。每组必须能够分配和协调任务，而小组成员的分配需要参考学生的能力、成绩和认知的高低搭配分组，尽量避免一组的成员都很优秀或都很差的情况，教师应该尽量合理分工和协调。在整个实验过程中，教师多留意学生的实验过程，要善于引导学生解决实验过程中所遇到的问题。为了更好地理解和实验，学生须独立完成实验报告，实验报告内容包括实验方法和实验过程的简要介绍、实验数据的整理、实验过程中遇到的问题以及解决方法。最后，教师分别对项目的完成情况给予量化评价。教师结合小组成员的表现给每位组员打分，其中包括实验流程及实验结果的独立性、实验报告撰写的规范性、实验过程中对问题的理解等方面，最终作为平时成绩一部分。通过本教研项目的实施，以期有效地提高学生的实际动手能力，更好地激发他们的学习兴趣和探索精神，达到工学一体化的目标，培养出高水平的数字集成电路后端设计的应用型人才。

2.4 课外评价与知识巩固总结

课后全面依托网络学习和开放实验室来完成知识的巩固和总结。每个课内的设计项目均制定任务时间节点表。学生严格按照任务节点，按时完成方案设计说明、数字后端综合设计、实验报告分析、项目总结等内容，教师及时给予支持和指导。每个项目完成后，教师的引导以及合理的归纳与总结，使学生进行知识点的回顾从而构建完整的知识认知体系。

3 流程举例

3.1 标准库设置

标准库是ICC布局布线所必须的文件。后端所需要的数据可分为逻辑层、物理层和设计3 类数据。具体可以细分为以下6 种文件：①工艺文件，规定工艺上的层次定义；②单元库，包含每个单元的CELL View，FRAM View，TIM View 和PWR View；③子库，一般由Macro或Block的LEF或者GDSII文件生成；④综合后网表文件，Verilog，VHDL 或edif 格式均可；⑤约束Pad位置的TDF文件；⑥综合后给出的时序约束文件。设置命令及代码如图2 所示。

3.2 整体布局

整体布局设计将影响到芯片的面积、速度信号完整性和设计周期。一个好的布局，将大大减少后续布局布线以及时序收敛所耗费的时间和资源。整体布局的主要目的是为模块、输入输出（I/O）接口、电源焊盘分配相对的位置，并定义时钟和电源分配［15］。在布局之前需要明确每个模块的电路尺寸和运行频率，以及模块之间的连接关系，这样才能设计出更好的布局。同时，整体布局也是在数字IC的后端设计中人工手动参与相对较多的阶段。在SoC 系统芯片后端设计中，做好布局设计，芯片后端设计就成功一半。芯片版图layout的整体布局示例，如图3 所示。

图2 标准库文件设置命令

3.3 时钟树综合

时钟树综合是建立时钟网络的技术，也就是通常所说的时钟树生成［16］。在System on Chip（SoC）片上系统芯片设计中，由于需要的时钟数目多，时钟结构复杂，有很多叶节点同属于多个时钟。时钟分布网络的设计一直是高性能芯片设计中的一个重大挑战。在集成数千万甚至上亿个晶体管后，要将时钟信号接近零偏差地传输到芯片每一个局部区域是非常困难的［17］。时钟树综合在芯片设计的数字后端设计过程中，对保证数字集成电路的时序性能是非常关键的。一般布局布线工具中时钟树综合流程分为创建时钟树特性定义、定义时钟树、时钟树综合以及分析时钟树。标准单元放置后，时钟树示例如图4 所示。

图3 芯片整体布局

图5 芯片整体布线

3.4 整体布线

布线是继布局和时钟树综合之后的重要物理实现过程，其内容是将分布在芯片核内的模块、标准单元和输入输出接口单元按逻辑关系进行互连。其要求是必须完成它们之间的所有逻辑信号的互连，并在满足各种约束条件下进行优化。能否按照设计的需求将信号线布通是决定芯片是否能够成功流片的首要前提。消除布线阻塞、优化时序、减少耦合效应、消除串扰、降低功耗、保证信号完整性和提高成品率是衡量布线优化工作的重要指标。芯片整体布线后如图5 所示。

3.5 布局对线路图与设计规则检查（LVS&DRC）

设计规则检查（Design Rule Check，DRC），主要是根据工艺厂商提供的设计规则检查文件，对设计的版图进行检查。该检查以版图层为主要对象，对相同版图层以及相邻版图层之间的关系以及尺寸进行规则检查，DRC流程如图6 所示。版图与电路图一致性布局对线路图（Layout Versus Schematic，LVS）检查，目的在于检查人工绘制的版图是否和电路结构相符，LVS 流程如图7 所示。

图6 DRC流程图

图7 LVS流程图

4 结语

集成电路技术的飞速发展和产业界对专业型人才的需求，对集成电路专业课程教学内容、教学方法、教学手段提出了新的要求，为有效应对这一变化，提出利用EDA技术来开展数字集成电路后端实验课程教学改革，并将其贯穿于集成电路专业课程教学和实验过程的新思路。一方面，将EDA技术引入课堂教学可以将教学过程中许多抽象和难理解的内容具体化、直观化，便于学生理解和掌握。另一方面，应用EDA 技术开展综合性实验可以充分调动学生的想象力、创造力，更好地培养学生分析解决集成电路设计具体问题的能力与创造性思维。近几年来，在教学实践中逐步建立了基于EDA技术的数字集成电路教学新模式。实践证明，在数字集成电路教学和实验中应用EDA技术进行改革，不仅能帮助学生加深对所学内容的理解，提高学生对本课程的学习兴趣与效率，而且能使学生跟上集成电路产业的发展，提高学生数字电路设计的实际动手能力。