一种基于双核处理器波形记录装置的架构设计

刘莉娜

摘 要：针对目前波形记录装置电路复杂、输出方式单一等缺点，文中设计了一种基于双核处理器通用波形记录装置的架构。提供了采用TI的双核处理器OMAPL138芯片、EPM1270T144I5N可编程逻辑器件芯片、LAN91C111芯片、NXP的SJA1000T芯片、AD7606BSTZ模数转换器芯片以及ISO7841芯片和存储芯片等构成的实例电路。该设计为实现通用型波形记录装置的电路简化、多样化输出、灵活存储提供了很好的参考。

关键词：双核处理器;波形记录;电路简化;灵活存储;多样化输出;接口电路

中图分类号：TP393;TG659文献标识码：A文章编号：2095-1302（2020）10-00-03

0 引 言

波形记录设备应用广泛，功能强大。随着应用领域的不断拓展，业内对波形记录装置的尺寸要求越来越小，输出方式也要求灵活多样，然而目前已有的波形记录装置体积较大、输出方式也较为单一，因此设计一种波形记录装置能够同时满足便携性和功能多样性的要求已成为当前亟待解决的技术问题之一。

针对这些需求，文中设计了一种采用双核处理器的通用波形记录装置的电路架构，该设计可以满足波形记录装置的电路简化、灵活存储、多样化输出等要求[1-3]。

1 架构基本设计

1.1 基本组成

波形记录装置架构如图1所示。从图1可以看出，其主要由小系统模块、通信模块、电源模块、存储模块、隔离模块、模数转换模块组成。

1.2 详细架构

（1）小系统模块是系统核心，其中处理器采用TI公司出品的OMAPL138双核处理器，可编程逻辑芯片采用ALTERA公司出品的MAXⅡ系列CPLD产品。双核处理器分工：DSP核对采集的各种波形信号进行实时计算，ARM核将故障信息保存到存储设备中，当其连接上位机时，可通过网络或CAN等通信方式将故障上传给设计人员。小系统模块主要包括时钟电路、复位及电源监视电路。

（2）通信模块的以太网部分采用集成了CSMA/CD协议的媒体访问控制层MAC和物理层PHY的LAN91C111芯片进行设计，从而实现可自适应工作于100/10 Mb/s和全双工/半双工的模式。同时，系统还选用了NXP的SJA1000T芯片以实现CAN通信的兼容设计，并保留了串口电路。

（3）电源模块为所有其他各模块供电，包括信号链输入隔离所需的隔离电源，小系统内部所需处理器电源等。电源模块中还有储能电路，一旦掉电也能在短时间内支撑双核处理器将波形写入存储设备，保证数据有效存储。

（4）存储模块通过DDR2实现波形数据的缓冲，通过铁电实现系统故障的事件记录，通过NOR FLASH存储处理器程序。波形数据的存储通过大容量的NAND FLASH实现，但同时也支持SD卡存储，具备USB接口，可实现数据的移动存储。

（5）隔离模块采用ISO7841进行设计，将模数转换后的数字信号进行隔离，有效保障小系统和存储模块的安全。

（6）模数转换模块共由多片ADC（AD7606BSTZ）组成。每个ADC有8个输入范围±10 V或±5 V可选的双极性模拟通道，转换精度为16 bit（20 V/65536或10 V/65536），8路A/D转换通道相互独立[4-6]，单通道的转换速度为350 Kb/s，八通道全部运行时转换速度为100 Kb/s。

2 实例结构设计

2.1 基本结构

基于双核处理器的波形记录装置电路结构如图2所示。

2.2 主要功能设计

2.2.1 双核处理器及其接口

双核处理器选用OMAPL138芯片，其内部包含一个ARM9核（ARM9處理器）和一个浮点DSP核（DSP核），其中ARM9核具有系统的逻辑控制及数据管理功能，浮点DSP核具有数据计算功能。

双核处理器包括一个联合测试工作组（Joint Test Action Group，JTAG）接口，可进一步通过外部存储器接口（External Memory Interface，EMIF）连接NAND FLASH存储器、控制器局域网络（Controller Area Network，CAN）接口电路和数据采集模块。

双核处理器通过双倍速率同步动态随机存储器（Double Data Rate，DDR）接口连接DDR2存储器，通过I2C接口连接铁电存储器（Ferromagnetic Random Access Memory，FRAM），通过串行外设接口（Serial Peripheral Interface，SPI）连接NAND FLASH存储器，通过多媒体卡（Multi-Media Card，MMC）/安全数码卡（Secure Digital Memory Card，SD）接口连接SD存储器，通过USB1.1接口连接通用串行总线（Universal Serial Bus，USB）存储器[7-10]。

双核处理器进一步通过通用输入/输出（General Purpose Input Output，GPIO）接口连接数字逻辑模块（CPLD），通过通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）接口连接串行接口电路，通过EMAC（以太网MAC）接口连接以太网接口电路。

（1）JTAG接口用于双核处理器的底层程序下载和调试。

（2）EMIF接口的NAND FLASH存储器用于存储波形记录数据。

（3）SPI接口的NAND FLASH存储器用于存储DSP和ARM的操作系统文件、应用程序。

（4）DDR2存储器用于运行操作系统和应用程序以及DSP实时数据的缓存。

（5）I2C接口的FRAM用于存取系统故障事件记录。

（6）SD存储器和USB存储器用于实现波形数据的移动存储。

（7）双核处理器通过其内置的GPIO接口与数字逻辑模块（CPLD）相连，实现双核处理器控制数据和命令信息的交互。

（8）ARM核通过EMIF读取采集转换后的数据，同时ARM处理器和DSP处理器之间通过其内部共享RAM单元交换数据，DSP处理器计算数据后将其送至ARM处理器管理，ARM处理器通过UART和EMAC接口将数据上传至上位机。

2.2.2 数字逻辑模块（CPLD）

数字逻辑模块采用ALTERA的EPM1270T144I5N可编程逻辑器件芯片实现波形记录装置其他器件的时序逻辑控制。数字逻辑模块接收来自外部的控制指令，并将这些指令综合逻辑处理后，通过GPIO接口送至双核处理器。

2.2.3 存储模块

（1）NAND FLASH存储器用于存储波形记录数据，以及DSP处理器和所述ARM处理器操作系统文件、应用程序。

（2）DDR2存储器用于运行操作系统和应用程序，以及所述DSP处理器实时数据缓存。

（3）FRAM存储器用于存储波形记录装置故障事件记录。

（4）SD存储器和USB存储器用于实现波形数据移动存储。

2.2.4 时钟及监视模块

时钟及监视模块包括两个有源晶体电路，分别为双核处理器和数字逻辑模块提供时钟信号，满足其运行需要。同时还为双核处理器提供复位操作，保证波形记录装置上电期间为其提供500 ms的持续复位，使波形记录装置正常、稳定地进入工作状态。时钟及监视模块实时监控5 V，3.3 V，15 V電源，在波形记录装置电源瞬间掉电的情况下，对装置进行保护。另外，数字逻辑模块需要为时钟及监视单元提供喂狗信号，如果时钟及监视模块的看门狗1.6 s收不到喂狗信号，则认为双核处理器死机，对装置进行保护性封锁，保证波形记录装置可靠运行。

2.2.5 通信模块

通信模块包括串行接口电路、以太网接口电路和CAN接口电路，外部上位机通过串行接口电路、以太网接口电路和CAN接口电路实现波形记录装置的运行监控、故障记录和程序下载。其中，上位机可以通过以太网接口或CAN接口进行运行监控、故障记录、程序下载等。

以太网接口部分采用集成了载波监听多点接入/碰撞检测（Carrier Sense Multiple Access with Collision Detection，CSMA/CD）协议的媒体访问控制层（Media Access Control，MAC）和物理层PHY的LAN91C111芯片进行设计，从而使接口满足可自适应工作于100/10 Mb/s和全双工/半双工模式的需求。同时，通信模块采用NXP的SJA1000T芯片实现CAN接口通信设计，并保留了串行接口电路。

2.2.6 数据采集模块

数据采集模块主要包括模拟量数据采集和模拟数字转换，其中模拟量采集通过使用运放搭建比例缩放电路将需要采集的电压值传送至模拟数字转换器。模拟数字转换器将接收的电压值转换为16位数字信号，并送至双核处理器。模拟数字转换电路由多片ADC（模数转换器，AD7606BSTZ）组成，每个AD7606BSTZ有8个输入范围±10 V或±5 V可选的双极性模拟通道，转换精度为16 bit（20 V/65536或10 V/65536）。

2.2.7 电源变换模块

电源变换模块包括滤波电路、储能电路、电源变换。24 V电源经过滤波电路处理后进入储能电路储能，一旦掉电，支撑波形记录装置电路板在一段时间内进行相关操作。储能电路输出24 V直流电压至电源变换单元，将24 V直流电压转换为±15 V和5 V直流电压。5 V直流电压再经过电源变换单元转换为1.2 V，3.3 V，1.8 V直流电压。电源变换单元为控制器提供电源，输出电压固定为1.2 V，3.3 V，1.8 V的DC/DC转换芯片为双核处理器、数字逻辑模块（CPLD）和一些外围芯片供电。

3 结 语

文中设计的装置逻辑控制由多核处理器中的ARM核完成，波形计算由DSP核完成，任务分工明晰;支持数据移动存储，数据存储管理方式灵活;能兼容记录±10 V，±5 V模拟信号，通用性强;支持以太网、CAN、串口等多种方式通信，接口丰富。

参考文献

[1] TEXAS INSTRUMENTS.OMAP-L138 C6000 DSP+ARM Processor Technical Reference Manual [Z]. 2016.

[2] ALTERA.EPM1270T144I5N IC资料[Z]. 2016.

[3] NXP.SJA1000T Datasheet [EB/OL]. http：//www.nxp.com.

[4]姚天任.数字信号处理[M].北京：清华大学出版社，2002.

[5]徐巧玉，李鹏，王军委，等.便携式数字存储示波器的设计[J].自动化与仪表，2014，29（4）：19-22.

[6]王强，文丰，任勇峰.基于FPGA的高速实时数据采集存储系统[J].仪表技术与传感器，2009，46（1）：50-52.

[7]顾博瑞，杨扩军，叶芃.一种数字示波器快速自动设置方法研究[J].电子质量，2019，40（1）：18-22.

[8]包欢欢.基于虚拟仪器技术的虚拟示波器设计[J].信息与电脑（理论版），2019，13（2）：64-66.

[9]张梦麟，李念强，李萍.基于FPGA虚拟数字示波器的设计[J].自动化与仪表，2008，40（2）：8-11.

[10]秦梅，蒲志.一种基于PXI接口的大容量存储技术的示波器设计[J].电子技术与软件工程，2019，8（15）：57-58.