关于超低功耗集成电路的应用分析

董峰

（中国飞机强度研究所，陕西 西安 710065）

0 引言

集成电路的信息处理能力随着电子技术的发展快速增强，但是功耗问题也在显著增加。通常在设计时都要在功耗上妥协性的让步，尤其是集成电路的纳米化设计中，这极不利于集成电路的发展。攻克超低功耗集成电路的技术问题以及其应用成为摆在人们面前的一道关卡。

1 超低能耗集成电路的概念和发展

集成电路，英文名为“integrated circuit”，电路中简写为“IC”。它是将采用一定的连接方式的基础电子元器件，如电阻、电容、电感、二极管等封装在几块半导体晶片上。这样做的好处是，可以方便实现电子电路的微型化、小型化与智能化，设备的稳定性也大为提高。

在20世纪50年代，开始出现较原始的半导体制造工艺，人们初步掌握了清洗、氧化、金属化、光刻、外延、掺杂、平坦化几种半导体的工艺原理。在此基础上，将电路融入半导体工艺，就是将电阻、电容、电感、二极管等元器件以及导线全部封装在一块硅片或锗片上，然后整体焊接在管壳内。后期随着芯片技术、电子电路技术、焊接技术等的发展，集成电路开始朝着轻型化、扁平化发展，逐步形成了现在的集成电路。现在的集成电路由于封装形式不同，可以分为扁平、双列直插和圆壳式等几种。当然集成电路由于用途不同也分为不同种类，例如TTL电路、HTL电路、ECL电路、CMOS电路、存储器、线性放大器、接口电路和模数转化器等[1]。

集成电路越来越朝着超低能耗方向发展，目前超低能耗集成电路正在被广泛应用在各个方面。

2 超低能耗集成电路的机理

集成电路的发展日新月异，电路的性能也在不断提高，设计的复杂程度越来越高，给集成电路的能耗设计带来了巨大的挑战。集成电路目前频率已经达到了GHZ的水平，一块芯片内部有可能集成了成千上万个元器件[2]。

集成电路的低功耗主要影响因素有电路设计与性能、供电电压、接口技术、工作频率以及外部环境。通过仔细研究，我们可以将集成电路的功耗分为三部分：电路状态转化时的功率损耗，短路功率损耗，开关漏电功率损耗。

可以用下式估算：

P=0.5nfCU2+nfUQ+I'U

式中P—总功率损耗；

C—节点电容；

n—单位时间内系统状态变换次数；

Q—每次系统状态变换时，短路瞬间通过的电荷数量；

I'—集成电路系统开关漏电电流。

对上式中的每项进行分析：0.5nfCU2是指每次系统状态变化时的功率损耗，它主要产生在电容上，电容在每次充放电的过程中会产生很大的功率损耗，尤其是系统状态变化越频繁，功率损失越大。nCfUQ是指系统在状态变化时发生瞬间短路所造成的功率损耗，它产生的原因是二极管或三极管PN结瞬间导通所产生的，这部分损耗不可忽略。I'U是指系统静态损耗，也是漏电损耗，系统状态不变换的情况下由于工艺原因所造成的的损耗，它是因为PN结反向偏置所导致的[3]。

3 超低能耗集成电路的应用方面

3.1 应用于家用电器

一些微波炉等发热电器采用CMOS技术能够实现整体性的优化分布，减少非必要的功耗损失。集成电路的功耗损失主要表现形式是热量的发散，合理的元器件排序布局能够有效地减少系统消耗的功，能够降低能耗。我们可以利用该技术对集成电路进行简化，优化立体结构空间。此外还可以采用多核心的结构布局，进一步降低能耗，目前多核心结构已在工程中运用。例如一些笔记本电脑芯片都采用多核心布局。同时，采用低功耗器件后可以使笔记本电脑、手机等在电池供电时的续航能力大大提高，使原本需要交流电源供电的设备转而使用电池供电，增加了设备的移动性和便携性。

3.2 用于对系统软件的优化

我们在软件算法的设计和优化过程中，需要遵循减少对硬件依赖的原则。超低能耗集成电路可以使我们对循环算法进行优化，使算法变的精简。尽可能的减少系统中的可编程电路，因为可编程电路的能耗要远远的高于专用电路。在一些特定的设备上，需要仔细分析使用方式及电路设计，减少系统的编程输入。通过对软件算法的设计，还可以实现系统的优化管理。可以将集成电路的硬件进行系统整合，对暂时不用的电路进行休眠控制，减少不必要的能耗损失。一个合理的软件算法应该实现“忙时多用，不用关闭，闲时休眠”的控制模式。

3.3 用于微处理器的设计

超低能耗集成电路的思想可以用于微处理器的设计，微处理器是集成电路的核心，微处理器进行设计时必须将能耗作为评价指标。在设计微处理器的电路层次时必须包含有低能耗系统结构设计、动态及静态管理设计以及物理底层低能耗设计。例如龙芯1#将低能耗技术应用在了处理器控制中。

4 超低能耗集成电路的应用优点

根据以上分析，超低能耗集成电路的应用有以下方面的特点：

4.1 动态能耗的降低

产生动态能耗有两方面原因：一是节点电容C，二是供电电压U。长期的工作过程中，动态能耗占很大部分，也是导致系统发热的主要原因。根据功率计算公式，可以尽可能的降低节点电容C和供电电压U。此外，不需要高频工作的集成电路，可以降低工作频率f。通过改善这些参数，动态损耗会明显降低，例如可以用3.3V电压代替5V电压。

4.2 静态能耗的降低

降低静态能耗一方面可以降低节点的阈值，另一方面也需要完善器件的工艺处理。当然，上文降低节点电压也可以实现降低静态能耗。工艺器件的处理主要是指对PN结工艺进行完善，减少PN结反向偏置产生的漏电电流[4-6]。

4.3 改善了电源的硬件设计

在系统的实际工作中，不同离散频率所需电压不同，电源电压并非额定不变。实际电压需要低于额定电压。只有低于额定电压，才能保证能源消耗最少。通常可以采用两种动态电压调节方式：一是DVS任务算法；二是采用间隔算法，例如AVGN、PAST等[7-8]。

4.4 改善了封装技术

对芯片进行封装，主要是为了减少空气以及空气中水分等对系统的影响。但是不合理的封装技术反而大大提高了系统的能耗，起到了反作用。封装技术的选用需要优先考虑系统的散热问题，其次是考虑能否用封装技术来进一步优化电路。例如可以多芯片封装，降低I/O接口功能，控制好延迟问题后，可以达到电路的优化目的[9-10]。

5 超低功耗集成电路的应用发展与展望

随着我国电子技术的不断进步，超低能耗集成电路的设计制造变的越来越重要，研究高性能、低能耗的集成电路成为了社会关注的焦点。本文对集成电路的概念和应用做了简单介绍，在此基础上着重分析了超低能耗集成电路的原理，主要分为三个方面：系统状态改变时的电容的充放电损失、状态改变时系统瞬间短路的功耗损失以及静态下PN结反向偏转时的漏电损失。针对以上原因，分析了超低能耗集成电路的优点，例如有利于动态能耗、静态能耗的降低、电源硬件设计的改善、封装技术的改善以及有利于电路结构的优化。然后着重介绍了超低能耗集成电路的几个应用方面。

6 结论

随着我国集成电路技术的不断进步，集成电路将带领越来越多的行业飞速发展。例如目前的物联网以及智能化电器的发展，都离不开集成电路技术的支持和推动。但是也应看到，集成电路还存在不少的问题。比如能耗损失缺乏标准化、系统化的评判规则，做出的功耗模型与实际情况也相差甚远，实验可信度差。因此集成电路还需要我们认真和深入的研究，尽管会面临一些问题，但仍然有着更好的发展前景。