考虑信息安全芯片的PUF电路设计

2020-03-06王晨飞

通信电源技术 2020年21期

王晨飞

（国家电网有限公司客户服务中心信息运维中心，江苏南京 211161）

0 引言

PUF电路作为一种集成电路，具有鲁棒性和防篡改性的功能，无论任何物理形式的方式都不会使其出现可逆现象[1]。经过研究人员和技术人员的长时间研究，可以通过相应的先进工艺手段完善对数字采控电路的设计。但由于目前在PUF电路设计中对于芯片信息安全方面的研究较为匮乏，因此本文在考虑信息安全芯片的基础上设计PUF电路，有利于提高PUF电路的安全系数，进而提升其安全性能[2]。

1 信息安全芯片

信息安全芯片又称为可信任平台模块，其以独有的加解密装置将密钥存储在硬件中，从而为信息提供加密服务，并通过安全认证的方式确保信息安全[3]。信息安全芯片通过内含算法能够实现高速数据流的加密，而且高度整合的单芯片解决方案可以从根本上提高系统硬件的安全性能，因此本文将信息安全芯片应用在PUF电路设计中。

2 考虑信息安全芯片的PUF电路设计

在PUF电路中内置信息安全芯片的线路具体结构及单元如图1所示。

图1 PUF电路整体结构

2.1 设计PUF电路阻容滤波器

本文选用一阶无源低通滤波器，其具体结构示意如图2所示。

图2 一阶无源低通滤波器结构示意图

分析单目标问题时，利用滤波器的频率响应曲线与理论滤波器响应曲线拟合，得出滤波器的自适应函数为：

式中，e(s)为采样频率，其中s为PUF电路阻容滤波器的温度系数；c(s)为PUF电路阻容滤波器的栅源电压值；30 000为理想条件下的最大数值。

2.2 信息安全芯片的参数选择

本文采用信息安全芯片的型号为TF32A09，主控32位CPU，具备多种高速硬件加密算法，配备独立的加密模块，数据流加密速度最高达到26 Mb/s，配备两个USB-OTG接口，支持PUF电路6个端点同时通信，通信速度最高可达400 kb/s[4-6]。存储模块为64k Byte ROM，利用存储模块中的MPU保护PUF电路中的信息安全，形成保护代码掩膜。在PUF电路中设置TF32A09信息安全芯片后，还需要进行封闭调试，通过探针分析SPA和DPA的信息安全防护能力。此外，在相同结点数及相同元器件数目的条件下，设定TF32A09信息安全芯片的调试环境为CodeWarrior。

2.3 制定PUF电路信息安全协议说明和加密

通过在PUF电路中设置TF32A09信息安全芯片，制定PUF电路信息安全协议说明和规范[7,8]。加密过程从初始状态开始，经过字节替换、行移位、列混淆以及轮密钥变换等过程后进行10轮加密操作，前9轮执行4步，最后1轮少执行一次列混淆操作[9]。设上述运算为k+1函数，可表示为：

式中，x为存储加密密钥；y为待加密明文；h为IP核工作状态；i为IP接口信号；为IP核加密明文负荷。加密的基本操作如下，首先识别不同的IP接口信号，将密钥和数据相互结合，根据IP接口信号加密密钥，其次通过复用替换字节，再次进行迭代产生行位移，最后根据列混淆，进入第2轮加密密钥[10]。重复以上操作，直至10轮迭代彻底完成，通过迭代运算得到长度为128位的密文。本文将Wishbone总线作为PUF电路信息安全协议说明中的IP核规范，以制定PUF电路信息安全协议说明。

2.4 实现PUF电路设计

为满足PUF电路的安全性要求，在确定PUF电路染色体编码的基础上，设定PUF电路低通函数为Fit(s)，高通函数为fit1(s)，带通函数为fit2(s)，具体表示如下：

式中，γ为常数1；j为不同函数指代参数；U1(s)和U2(s)为高通PUF电路中的两个不同电压；U3(s)为低通PUF电路中的电压。

3 实验分析

3.1 实验准备

本次实验选用ongoing TKSC0.10微米工艺库，硬件设施采用型号为TYR3583589的上位机。实验环境设置为NC max，任务最大迭代次数为200次，两个任务部署器，虚拟主机资源数量为860个，任务资源消耗量为30 GM，物理主机地理距离为20 m，主机更新常量为0.2，网络权重系数为0.3。将PUF电路的安全系数设置为本次实验的对比指标，安全系数越高表示安全性能越强。