舰艇雷达检测信号采集设备的设计

陈文瑞

（中国船舶重工集团公司第七二三研究所 江苏省扬州市 225000）

1 前言

我国拥有大片海洋领土，需要有一支强大的海军保卫我国的海洋权益。军用舰艇所配备的军用雷达对军舰的正常工作十分重要。雷达的检修一般是通过预留测试接口获取测试数据与信息，之后对这些数据与信息进行分析解读，了解雷达工作状态。我国目前在检测信号的提取与管理方面经验不足，已有的数据采集系统通常采用采集卡搭配主机的形式，采集卡是通用设备，模拟输入范围是-10V～10V，但是雷达测试接口信号通常为几伏到上百伏，输入范围无法满足。除此之外，因为信号频率未知，所以可能出现用高采样率采取低频信号的情况，这就需要采集卡有足够的存储容量。基于以上要求，本文将以我国舰艇上的各种体制雷达预留检测口的检测信号为研究对象，对信号采集电路和上位机程序的设计原理进行分析，目的是便于提取、存储和处理舰艇雷达的各类信号，提高舰艇雷达的可靠性。

2 采集系统构成与总体框架

2.1 系统需求分析

系统所针对的是舰载雷达预留的检测口，需要达到为雷达故障诊断提供支持的功能：

（1）适应不同检测口的不同接口。这些检测口接口不同，信号幅值范围不同、信号类型也不同。

（2）能对数据进行预处理与显示，能帮助检测人员更快地发现问题。

（3）能与上位机进行快速的信息交换。上位机可以提供更为强大的信息处理能力，所以数据采集器要能够快速的将数据发送到上位机。

（4）便于携带。该设备需要用于上舰调试，且雷达设备可能安装在不同舱室，为了能方便的测试各个接口，该设备应具有便携性。

2.2 系统总体结构

整个系统由信号采集硬件部分、FPGA 程序部分，嵌入式数据采集控制部分以及上位机波形数据管理软件部分构成。

信息采集硬件部分由自动增益控制、ADC 及缓冲器、数字信号缓冲电路、特殊信号相位控制等多个部分构成。其中自动增益控制采用比较器、继电器和电阻构成自适应电阻分压网络、ADC 采样率500Kps，精度12bit，数字信号缓冲电路可对最多62 路信号进行缓冲以便后端的FPGA 能并行采集，特殊信号相位控制部分为高速同、反相比例放大器。

FPGA 程序使用Verilog HDL 编写，程序的功能是使FPGA 接收采集电路的各种信号，并根据控制指令，将信号存储于外接的大容量SRAM 中。所以该程序相当于一个小型的控制系统。该程序应该包括：采集电路的数字部分、系统各时钟、AD 采集控制、特殊信号采集控制、数字信号采集控制、SRAM 控制、控制系统核心与嵌入式系统接口等部分。

图1：继电器电阻构成的无源分压网络

图2：AD7665 模拟输入端口功能简图

图3：AD7665 工作在并行输出模式下的时序关系图

嵌入式系统部分采用比较小巧的ARM9 系列的开发板作为硬件开发平台，从而使工作组要集中在软件开发商。开发系统选用了开源的操作系统linux，从而增加开发的可控性。图形开发环境采用嵌入式QT。

上位机程序采用Microsoft Visual C++ 6.0 环境基于MFC 编写，完成测试数据的上位机存储、管理、显示与对比检测功能。通过SD 卡和简单的操作可将每次测试得到的数据一次性全部存入上位机，测试历史结果按测试日期排列。

3 详细设计与系统实现

3.1 自动量程转换模块

3.1.1 模块功能

由于被测对象是雷达测试信号，本系统需要实现对幅值从几V到上百V 的信号的检测，如115V 的某雷达伺服励磁信号，而AD的输入范围为-10-10V，为了任何雷达检测信号输入都能保证测试信号进入AD 时不会超过AD 输入范围，并且保证足够的转换精度，需要对输入信号进行预处理，包括信号的衰减或放大。

3.1.2 基本原理

这一模块分为降压跟随器、电压比较器、过压判定、输入保护、继电器、电阻分压网络、延时开关等6 个部分：

（1）降压跟随器：输入的模拟、特殊信号幅值不定，而采集部分的耐压程度有限，因此在输入部分设计了降压跟随器电路，这一电路主要由大电阻分压和接成负反馈的运放构成的跟随器构成，使用大电阻分压一方面保证了降压后的电压满足要求同时实现与后端的隔离，另一方面使用大电阻分压使电路输入电阻不至于太低。

（2）过压判定：根据性能需求，被测信号的范围设定于-200V～200V 之间，因此对于过高的输入电压，系统应该能对其进行判定并保护后端电路，过压判定电路就实现这一功能。此电路中使用运放搭成的电压比较器进行判定，如果电压过高，将产生一个过压信号，经过FPGA 控制部分的处理，控制输入保护电路断开后端采集部分与信号的链接，达到保护后端电路的功能。

（3）输入保护：这一电路处在信号流的第一级，通过实现一个程控开关的功能达到输入保护的目的。常态是断开，当采集系统开始运行并进入采集状态后，FPGA 控制部分会根据过压判定电路给出的过压信号决定是否闭合。

（4）电压比较器：这一部分电路实现对输入电压峰值范围的判断，由十个运放搭成的不同阈值的比较器构成。被测信号经过降压跟随实现隔离之后，进入各个并行的比较器，通过不同的阈值比较，可以判断输入电压峰值范围，这一比较结果将会提供给FPGA控制部分的程序，之后由FPGA 的判断控制继电器、电阻分压网络的状态。

（5）继电器，电阻分压网络：这部分电路由不同阻值的电阻串联构成，每个电阻并联一个受控于FPGA 的继电器。继电器断开时电阻接入，继电器闭合时电阻被短接，由此控制接入电路的分压电阻的阻值变化，达到分压比可控的目的。

（6）延时开关：此程控开关由一个FPGA 控制的继电器在对某一信号进行测量时，系统会在开始测量的一段时间内断开此开关，以保证信号的峰值至少出现过一次以使得电压比较器能正确测量出信号峰值，并且峰值判断交由FPGA 之后，FPGA 控制继电器作出正确动作并稳定下来。

3.1.3 无源分压网络

对于采集设备来说，信号进入AD 转换器进行转换时应尽量使用AD 的满量程，否则若信号幅值太小，将会导致读数有效位数减少。如果能将经过量程控制后的信号幅值保持在AD 半量程以上，则AD 的转换结果至多只会损失1bit。

继电器电阻网络如图1所示，图中R1～Rn 为MΩ 级精密电阻，开关速度快，导通电阻小，并可以通过标定方法消除。

在所有继电器闭合时，输入电路只有Ri 一个电阻，输出信号等于被测信号，输入阻抗由Ri 和AD 之前隔离电路的输入阻抗共同决定。由于AD 之前会进行电气隔离，整个采集设备的输入阻抗只取决于自动量程控制电路的输入阻抗。如果有任何继电器断开，则输入阻抗大于Ri，在实际系统设计中，Ri 与隔离电路的输入阻抗并联等效阻抗1MΩ，可知系统的输入阻抗大于1MΩ。

对于峰值10V 以内的信号不需要进行分压，对于超过10V 的信号需要进行降压。在某一量程内使用同一降压系数进行降压。设某一量程的下限和上限分别为a，b（a＜b），降压系数为A，则对于一个峰值为M 的信号（a＜M＜b）经过降压后变为M/A，则降压环节需要满足下式：

m 为降压后的最小幅值，假设a=10，则峰值略微超过+10V 的电压会被降为一个略大于m 的数值，可知此时m=10/A。

设计阶段系统用尽量少的级数n 来实现满足要求的输出范围，同时满足：

则对于0～200V 的输入范围，n 满足下式：

对于同样的m 为了满足n 最小，可以取：

其中 是取整操作。

以上述结果举例计算，为了满足输入信号为AD 转换器的半量程以上，设m 为5V，最小的n 计算为5 级，分别为200V-100V，100V-50V，50V-25V，25V-12.5V，12.5V-10V。以某雷达115V 伺服励磁信号为例，在峰值检测阶段判定为200V-100V 一级，该级降压系数A 经计算为0.05，则该信号最终输入为5.75V 的测试信号。若需要提高AD 转换器精度，可以考虑增加分压网络级数。

3.1.4 逻辑控制电路

自动量程功能的实现需要逻辑控制电路进行自动控制，这部分电路包括降压跟随器、全波整流器、比较器和RS 锁存器构成。

信号进入系统后，经过过压判定，系统对高于250V 的输入信号进行输入断路保护。对于允许输入范围内的信号一方面进入电阻网络进行降压，另一方面进行降压隔离，经过全波精密整流和与不同量程的阈值比较器可以确定峰值所在范围以确定量程。精密整流和比较器均采用高速运放OP484 实现，AD 输入保护电路在采集前处于断开状态。被测信号具有周期性，对输入信号的频率范围有一定的了解，可以在采集之前进行上述流程，待量程判定结束之后（至少大于被测信号的一个周期）再闭合AD 输入保护，可以确保进入后端AD 的信号不会在量程稳定之前进入AD 造成超过AD 量程。

3.2 AD转换模块

3.2.1 模块功能

本文目的是设计一个数据采集系统，数据来源是雷达各分机柜输出的若干测试信号，而最终将要实现的是一个基于这些数据的故障诊断系统，输出的信号是脉冲和正弦波信号，而后端存储与处理的是数字信号，因此数模转换器是整个系统的核心。本系统使用的AD 转换器采集频率不低于每秒500K 个采样点，为了保证精度，尽量选择12bit 以上的精度。因此每秒产生的数据即为6Mbit/s，拟采用并行输出的AD 转换器实现。

3.2.2 器件选型

本文选用Analog Device 公司的AD 转换芯片AD7665 实现AD转换功能，其采集速率为570kSPS，分辨率为16bit，输入信号范围为±10V。该芯片采用单电源功能。

3.2.3 电路设计

AD7665 芯片可以通过设置实现不同的输入电压范围：双极性：±10V，±5V，±2.5V；单极性：0～10V，0～5V，0～2.5V。

以上的输入电压范围都是在参考基准电压为+2.5V 的条件下确定的。如图2 是与模拟输入部分相关的电路结构。

可以看到AD7665 芯片与模拟输入部分相关的引脚为5 个，分别为INA、INB、INC、IND、AGND。在应用过程中，将AGND接为模拟地，其余四个模拟输入端分别接入不同的信号，包括模拟输入、参考电压和地等。可以实现以上不同的模拟输入范围。三个输入端INB、INC 和IND 有较高的电压保护范围（-11V～+30V）以允许较大的输入信号范围，在设计时需要特别注意保证模拟信号输入电压绝不会超过这些限制。

3.2.4 时序控制

为了避免BYTESWAP 信号的高低电平时序配合产生的额外的调试开销，选择了使用AD7665 从D15～D0 全部16 个并行数据输出端口进行输出，为保证精度，在结果处理中只采用高12bit。在这一方案中，BYTESWAP 信号被固定在了低电平，这样从D15～D0为转换结果的最高位到最低位，按照如图3 的时序关系编写FPGA程序，就可以完成通过AD 转换器实现的数据采集功能。

图4：上位机软件功能图

3.3 数字信号缓冲器模块

检测口中大部分测试信号都是数字信号，其主要信息包含在频率和相位中，同时，利用FPGA 的高频率和极为出色的并行性能可以很容易实现高频的数字信号并行采集功能。

同时，检测对象是雷达的测试信号，作为测试信号而言，其带负载能力不会太强，又由于主要信号都是数字信号，因此只需要关注信号的频率和相位信息，而这些信息都与复制无关。由此考虑在数字信号输入部分加入一级缓冲门，一来可以起到隔离作用，即使测试设备出现故障，也不至于因为测试信号的直连而损坏雷达测试柜。另外，并行采集采用FPGA 进行，而FPGA 工作电压为3.3VV，因此有必要在数字被测信号进入FPGA 之前将被测电压的高电平统一到3.3V 进行采集。所用到的器件为74LS16244，是16 位数字缓冲器，3.3V 单电源供电。

3.4 电源模块

本系统为便携式采集系统，为满足其便携性，需要电源部分尽量简单与轻便。在本系统设计中，充分考虑到了以上几点，在设计上，只有一条接220V，50Hz 的通用插头，其余电源部分都在便携式采集盒中完成。

在电源部分的设计中充分考虑模拟供电和数字供电的隔离，布线中注意模拟地和数字地的隔离和单点接地。整个系统的输入电压为220V50Hz 的交流电，经过一级变压整流和斩波得到+15V与-15V 两种直流电，两路电源分别经过四个电源模块：KA7805，KA7905，KA7812 和KA7912 来 获 得+5V、-5V、+12V、-12V四种直流电源。LM1084 是高功率输出低压降的电源模块，采用LM1084-5V 的模块加上滤波电容和散热片即可得到相应的电源输出，其最大输出电流可以达到5A，完全可以满足ARM 开发板的需求。

对于数字部分电路而言，以FPGA 为核心的器件需要3.3V 和1.5V 供电，采用两个电源模块1084-3.3V 和1084-1.5V，其输出电流最大值也可以达到5A，对于只需要几百mV的电路来说足够用了。

3.5 上位机软件

本系统的最终目的是根据采集到的雷达测试信号对雷达的运行状态进行评估与监测。信号的采集方面，通过一个便携式采集盒来实现，采集盒通过AD 转换，数字采集等多种方式对不同的信号源进行信号采集，其结果通过专用的数据结构进行存储保存在随机附带的SD 存储卡中。值得注意的是，由于便携式采集盒需要考虑到便携性，低消耗等多种因素，其核心处理器的选择必须遵循以上原则进行，因而注定了便携式采集设备所具备的数据分析处理能力的局限。

为了解决以上矛盾，整个系统设计将数据处理分析、采集历史记录管理和波形比较与故障诊断等功能独立出来，在上位机PC 中通过上位机软件实现这些功能。整个系统的工作流程为：通过便携式采集设备对雷达测试信号进行采集；采集结束后，将存有本次采集结果的SD 存储卡从便携式采集设备中移除，再插入上位机中，通过上位机软件堆采集到的数据进行存储，进而进行处理、特征提取、波形对比等功能，最终实现对雷达工作状态的评估和为故障诊断提供依据。整个软件的功能划分如图4所示。

4 总结

本文设计了一套针对舰载雷达检测口的测试系统，能为雷达故障诊断提供支持。雷达检测口的数据能够反映出雷达的工作状态。本系统可以采集、存储与管理这些数据，并能利用数据管理和分析功能对采集到的数据与历次采集到的雷达工作状态下的波形进行对比、分析，最终达到判断雷达的工作状态的目的，为雷达的维护提供有效的依据与支持，这对于提高我国雷达战备水平是非常有益的。