低功耗芯片分析与研究

文/吴孟璇

硅制造领域的进步提供了设计大型复杂系统的能力，功率已经成为芯片设计中的一个重要参数。特别是芯片在移动设备中的广泛应用，功耗挑战日益突出，已成为制约芯片发展的关键问题。硅芯片技术一直迅速发展，据预测这种趋势至少可以持续到2026年，器件的尺寸将减小到6nm，因此，硅芯片有很好的发展前景，将成为微电子技术的主流发展。随着硅芯片技术进入纳米级，芯片设计时，该领域不再是单一客观考虑功耗所带来的挑战，芯片开发已成为一个的核心问题。一方面使用大多数便携式电池供电设备，芯片的功耗决定了设备的时间，另一方面，系统芯片技术已经开发出来，所有组件都集成到单个芯片中，但是由于一些处理单元的功率传递热量，导致芯片温度升高，硅片故障，降低可靠性。功耗限制已成为微电子技术发展的主要制约因素。

1 功耗分析和系统级优化

理想静态功耗电路为零，但实际上静态功耗不是零，这是由于晶体管中存在关态漏电流。芯片的总功耗还涉及很多因素，如：工作频率，电源电压，转换因子等，低功耗设计应该从上述因素入手，在芯片的设计中使用不同的策略消除或减少上述因素对功耗的影响，实现更好的低功耗效果。

系统级优化的基本思想是用最少元素或元素最小工作量来完成低能耗状态任务，从而达到降低系统能耗的目的。

2 算法和结构级优化

算法级和结构级通过选择合适的算法降低跳跃率，主要来自系统结构和编码电路。并行结构是将数据路径分解为完成两个通道的工作，因此每条数据路径的频率是原来的一半，时间延迟为数据路径加倍。电路线是采用插入寄存器的方法来减小组合路径的长度，以提高电路的速度。数字系统中总线的基本特性是负载较大且线路较长，因此总线通常有较大的电容器，电容参数几乎不可能改变。那么它是降低总线总线功耗的唯一方法，并且在完成相同功能的前提下降低总线上总线的有效频率，唯一的办法就是改变传输数据的编码在公交车上。公共总线编码形式有：二进制码，格雷码，总线反码和二进制补码。数据总线是随机的，地址总线的地址向量较大，它们具有传输的特性，因此不同总线的算法不同。

3 器件结构分析

超低氧芯片实现应从多种器件结构和电路设计努力，传统的MOSFET器件结构优化机制主要通过材料、器件结构优化技术等方面来降低器件的漏电流，或者在不改变器件特性的情况下确保漏电流改善，降低消耗比例。薄栅极氧化层厚度会使栅极隧道漏电流增大，从而增加功耗，使用金属栅极技术在一定程度上增加了栅极的物理厚度，降低了漏电流。采用高迁移率的沟道材料可以有效地改善器件特性。另一方面，另一项研究指出超低功耗器件结构是利用超低电压阈值器件，如：悬门栅场效应晶体管，利用超陡子阈值这一特性，在芯片的超低功耗具有非常广阔的应用前景。

4 低功耗芯片设计

由于漏电流增大，静态功耗已成为一个不容忽视的重要部分，静态功耗降低电路是为了降低漏电流，这是主要的亚阈值漏电流，为了得到较低的器件功耗，阈值电压应尽可能的大，但从电路运行速度的角度来看，希望阈值尽可能低。为了有效地解决功率和速度之间的矛盾，多阈值技术已经逐渐被广泛使用。

减小芯片的特征尺寸，降低电路电源电压，以有效保证器件和电路的速度，降低电源电压同时降低阈值电压，但会导致漏电流减小而噪音幅度会受到影响。基板调制技术和动态阈值器件确保器件工作在较低的阈值电压，关断阈值电压很高，从而有效地解决了这种功率和速度，超低电压工作电路具有良好的兼容性，在很多电路中都被应用。

超低工作电压技术对降低功耗有一定的好处，如何获得电流驱动能力来确保设计在低电源电压情况下是个面临的问题。自举电路是在超低电压增加电路速度的技术，此已被广泛使用。电路工作时，从电源获取能量，正常情况下这些能量只能使用一次，先前分析的动态阈值和超陡阈值等都是降低单个能量消耗的。为了充分利用能量获取功率，需要采取措施引入循环，即能量回收技术。利用能量回收技术，电路采用交流电压的时钟来控制整个工作流程，交流电压对节点电容进行储能，从而实现能量回收，降低功耗。

5 结论

综上所述，功耗芯片技术已经纳入纳米尺度，功率增长已逐渐成为制约芯片发展的主要问题。低功耗芯片的实现是一个系统工程，需要考虑优化器件，考虑系统和电路在功率和性能过程之间的平衡。本文对功耗分析和系统级优化、算法和结构级优化、器件结构分析、低功耗芯片设计等方面进行了研究。