集成电路的ESD防护关键技术

摘要：生产过程中普遍存在静电放电（ESD）的现象，静电放电会使集成电路失效，影响电路使用的可靠性，因此ESD保护电路在集成电路设计中占据重要的地位。本文主要分为三个部分：第一部分阐述了静电放电的失效模式和失效机理，第二部分对ESD基本防护器件进行了论述，第三部分是分析了微波混合集成电路的SCR防护技术。最后对本文进行了总结。

关键词：集成电路；静电放电；关键技术

当今科技发展迅速，尤其在电子信息技术领域。对集成电路来说，在过去的几十年里，集成电路技术得到了飞速的发展，集成电路的工艺尺寸在不断地缩小，新型材料也逐渐运用到集成电路中来，但是，与此同时，这也给集成电路的发展带来了许多负面的影响，例如，ESD保护器件的设计变得越来越困难，芯片保护电路的设计也变得越来越困难。然而，电子产品在我们平时的生活中扮演者越来越重要的角色，手机、电脑、电视等电子产品里面的IC芯片也越来越多。所以ESD保护电路的设计的意义重大，直接关系到芯片产品的稳定性，关系到人们生活质量。

一、ESD失效模式和ESD失效机理

一般情况下，ESD失效主要有两种模式：硬失效和潜在性失效。

1.硬失效

硬失效是指器件性能突然失效，芯片输入输出完全出错，整个产品不能正常工作，器件功能完全丧失，追溯到其失效表现可分为以下三类：

（1）半导体熔化

ESD引起PN结短路是常见的失效现象，当大电流流过PN结时，PN结处产生大量的焦耳热，当热量不能及时释放时，PN结的温度会很高，当温度继续升高到达硅的熔点时，硅就开始融化，使局部铝-硅熔融生成合金钉穿透 PN 结，这就是半导体熔化，最后导致芯片不能正常工作。

（2）氧化层击穿

电子器件失效最主要的失效方式是氧化层击穿引起的MOS管失效，这是由于静电场临界击穿场强被其氧化层中的场强超过，从而产生氧化层穿通效应，使得集成电路的栅氧化层越来越薄。这种情况更容易在有针孔缺陷的氧化层发生【1】。

（3）薄膜熔化

芯片在发生静电放电时，大电流通过芯片上各种以膜的形式生长的互连线。当大电流引起的功率大于各薄膜互连的功率密度极限时，就会使薄膜因为温度过高而烧毁，从而使得器件无法正常工作。

2.潜在性失效

潜在性失效是指芯片在静电量存储较低并且存在静电放电回路的情况下，虽然静电放电通过芯片的电流量有限，但是芯片在受到不能完全使器件失效的静电应力或者多次受到这种应力后，器件会有轻微的内部损伤。随着这种损伤的逐步累积，器件的各种性能参数也会逐步劣化。然而潜在性失效在电子产品失效损失中占據90%，很难被检测出来，使器件的可靠性降低，从而造成巨大的损失。

二、ESD基本防护器件

ESD基本的防护器件的种类繁多，本文主要分析二极管、MOSFET、电阻这三种器件。

（一）二极管

二极管因为结构简单成为最常见的防护器件。二极管用于ESD防护时有正偏特性和反偏特性这两种不同的用法。当二极管用于ESD防护时，在正偏时，由于二极管没有回滞现象，而静电放电在二极管没有回滞特性的情况下不能被检测，因此二极管中ESD防护是采用轨到轨的策略防护的【2】。因此，使用正偏特性工作的二极管是非常理想的ESD防护器件。但二极管反偏时，虽然也没有回滞现象，但是二极管工作在雪崩击穿区域，导通电压必须大于雪崩击穿电压，此时的电阻非常大，二极管是无法承受巨大的ESD电流。

（二）MOSFET

集成电路CMOS中的NMOS和PMOS是ESD保护电路设计重要的两种器件。它们被广泛应用于ESD保护电路是因为与业界主流的CMOS工艺兼容，并且非常符合ESD器件所需的电学特性。MOSFET用于ESD防护电路时的工作模式主要可以分为两种：一种是表面导通模式，另一种是横向三极管导通模式【3】。

（三）电阻

电阻是最常见最简单的电子器件，它也可用于ESD防护。ESD防护中主要用到的电阻大多是N型阱电阻。

三、微波混合集成电路的SCR防护技术

集成电路ESD保护电路形式多样，微波混合集成电路的工作频率，电路形式具有一定的代表性。通过分析该电路来提炼通用的设计方法和经验。

（一）微波混合集成ESD保护电路特点

混合集成电路ESD保护的原理：把i/o钳位在足够低的电平来避免介质的击穿，同时利用利用低阻抗电流旁道通路消除ESD脉冲。

对保护电路的体积和复杂度要求是微波混合集成电路设计的难点。混合集成电路的封装体积非常小，内部空间狭小，而内部电路已经占据了很大的空间，如果ESD保护电路体积过大就无法集成到微波混合集成电路内部。

微波混合集成电路中核心有源器件以及MOS电容等半导体器件均属于静电敏感器件。

（二）微波混合集成ESD保护电路特点

微波混合集成电路的ESD保护电路设计要结合实际情况，综合考虑电路的工作频率，工作电压，工作电流和电路组成进行设计。与常规保护电路相比，混合集成电路ESD保护电路的设计应该具有静电放电保护电路设计的特点，需要进一步具体分析。

四、结论

随着电子产业以及集成电路的蓬勃发展，电子产品的可靠性的要求越来越高，对ESD保护电路的设计的要求也变得越来越高。然而电子元器件的尺寸逐渐缩小，电路集成度也逐渐提高，使得静电放电对集成电路的破坏日益严重，ESD成为衡量集成电路可靠性的重要指标。本文对重点研究了集成电路的ESD防护关键技术，通过本课题的研究，大大提高了自己的理论水平以及集成电路抗ESD能力和电路薄弱环节的认识。

参考文献

[1] Chen，S.H. and M.D. Ker，Optimization on MOS-Triggered SCR Structures for On-Chip ESD Protection. Ieee Transactions on Electron Devices，2009.56（7）：p. 1466-1472 .

[2] 王翠霞，许维胜，余有灵，吴启迪，范学峰.CMOS集成电路中ESD保护技术研究[J].现代电子技术. 2008（08）.

[3] 王猛.集成电路中的ESD保护[J].电子工艺技术. 2005（02）.

作者简介：陈雨露（1998年8月23日），女，汉族，籍贯：浙江省台州市三门县学历：本科，研究方向：集成电路。

（作者单位：浙江大学城市学院）