一种基于gm/ID参数的运算放大器设计方法

韩志敏 张满红

摘要：介绍一种基于gm/ID参数的模拟集成电路设计优化方法，通过建立gm/ID参数与栅源电压和标准化电流查找表，能够快速确定器件参数，简化计算，缩短设计周期。与传统设计方法相比具有适用于MOS管所有工作区域、满足低功耗要求等优点。基于Cadence Spectre 0.5μm工艺对电路进行设计优化仿真，仿真结果表明，该方法进行的手工估算与仿真值的误差在可接受范围以内，达到设计要求。

關键词：运算放大器;跨导电流比;标准化电流;厄利电压;模拟集成电路

中图分类号：TN432 文献标识码：A 文章编号：1007-9416（2019）12-0164-01

0 引言

随着无线便携式设备的迅速发展，对高速度、高精度、低功耗模拟集成电路的要求也日益增高[1]，复杂多样的设计指标和设计变量关系纷繁复杂，参数与变量越多，设计过程也越复杂，其设计难度与设计周期也随之而增加。使用gm/ID方法可以大幅提高设计效率，缩短设计周期，不仅适用于工作在强反型区的MOS管，同时满足MOS管处在弱反型区与中等反型区的统一设计方法。传统方法使用过驱动电压Von难以满足当前对低电压、低功耗要求，而gm/ID查表法适用MOS管所有工作区，因此，对低电压、低功耗电路设计具有指导意义。

1 gm/ID设计方法基本原理

1.1 仿真提取手工参数

基于EKV模型提出的gm/ID设计方法同样具有上述特性;其次gm/ID设计方法是建立在跨导电流比（gm/ID）与标准化电流IN（IN=ID/（W/L））关系基础之上的，gm/ID参数与MOS管工作区的关系可以通过下式导出：

（1）

可以得出，gm/ID的最大值在弱反型区，同时，随着Vgs增加，gm/ID的比值随着工作点向强反型区的移动而减小，因此，gm/ID比值可以反映MOS管的工作状态;其次，在给定的设计工艺中，对于所有NMOS管与PMOS管，gm/ID比值与Vgs的关系具有唯一性，而与器件的尺寸无关。同理，gm/ID比值与标准化电流的关系也具有唯一性，因此，当给定器件沟道长度L时，通过gm/ID-ID/（W/L）曲线通常可以确定晶体管的宽长比（W/L）。所以，在既定工艺下，只需要仿真得到一组关系曲线均适合所有设计，可以提高设计效率，缩短设计周期。

以往介绍的gm/ID方法对厄利电压VA的影响没有清晰的考虑在内，其对运算放大器增益的影响至关重要，对于CMOS模拟集成电路，其本征电压增益通常由下式计算得出：

（2）

其中VA即为MOS管厄利电压，厄利电压通常由下式定义：

（3）

由于沟道长度调制效应（CLM）与漏致势垒降低效应（DIBL）的影响，VA通常不是一个定值，栅极偏压在一定程度上对VA有影响，而漏端偏置电压对VA值的影响更为显著;当器件沟道长度L取定值时，MOS管的宽长比（W/L）对VA的影响可以忽略，VA的这些重要特性使设计者在电路设计时务必需将其考虑在内。

1.2 gm/ID设计方法的一般步骤

（1）根据放大器设计要求中的Av，Power，GBW，PM，SR，确定电路的静态电流ID等;

（2）根据设计要求中的放大器输入、输出范围，计算部分MOS管的栅源电压;

（3）选择恰当的沟道长度L，在模拟电路设计中通常的设计原则是L的最小值可取允许的MOS管的特征尺寸的二到五倍[2]（本文所采用0.5μm工艺，MOS管的沟道长度最小值取2μm较好）;

（4）结合已得参数Vgs，gm/ID参数，结合Vgs-gm/ID曲线、gm/ID-ID/（W/L）曲线，计算部分MOS管宽长比;

（5）利用已经得到的参数，计算出VDS的值，根据VA-VDS曲线确定VA的值，最后计算增益是否满足要求;

（6）仿真验证，调整参数，直至满足设计要求。

2 电路仿真和测试结果分析

采用Cadence公司的模拟仿真工具Spectre对电路进行仿真，仿真模型采用CSMC 0.5μm工艺BSIM3V3模型。从测试结果可以看出，由仿真得到的运算放大器低频共模抑制比为94.8dB，低频电源抑制比为87dB。经瞬态仿真得到输出曲线有一个振铃，因此实际相位裕度小于60°，但系统仍保持较好稳定性。相位裕度的不足是因为随着输入端直流电压的改变使得运算放大器直流工作点改变所引起的，因此，设计者需要考虑电路稳定性，在设计时留有一定余量[3]。

3 结论

本文提出了一种基于MOSFET gm/ID参数的模拟集成电路设计方法。该方法利用晶体管栅源电压-gm/ID参数-标准化电流的唯一性关系，建立gm/ID查找表以提高设计效率，缩短设计周期。由于该参数与器件尺寸无关的特性，其查找表可重复使用，具有可复制性。另外，与传统方法相比，基于给定工艺与模型建立的gm/ID查找表可以大幅度减小手工估算与仿真测试误差，经仿真验证，其误差在可接受范围以内。

参考文献

[1] Konishi T，Inazu K，Lee J G，et al.Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using gm/ID Lookup Table Methodology[J].Ieice Transactions on Electronics，2011，94（3）：334-345.

[2] RJacob Baker，Harry W.Li，David E.Boyce，et al.CMOS电路设计布局与仿真[M].陈中建，译.机械工业出版社，2006.

[3] 何樂年，王忆.模拟集成电路设计与仿真[M].北京：科学出版社，2008.

A gm/ID Methodology for CMOS OTA Design

HAN Zhi-min ，ZHANG Man-hong

（Institute of  Modern Electronic Science， North China Electric Power University， Beijing  102206）

Abstract：This paper introduces a kind of analog integrated circuit design and optimization methodology based on the gm/ID parameter ， through establishing the gm/ID parameter versus the gate-source voltage and the normalized current lookup tables， designer can quickly determine the device parameters， simplify the calculation，shorten the design cycle.Compared with the traditional design method，it is suitable for all operation regions， meet the demands of low power MOS transistors. Simulation and optimization based on Cadence Spectre 0.5μm process showed that this methodology can minimize the error between manual and simulation under the acceptable range and satisfies the desired specifications.

Key words：operational amplifier; transconductance-current ratio; the normalized current; early voltage; analog IC