基于数字电子与EDA技术的译码器教学探讨

陈光红

摘要：从数字电子技术与EDA技术中的重要器件译码器出发，在QUARTUSⅡ中编辑、仿真了3-8译码器，根据译码器使能端参数设置不同仿真得到不同波形，辐射出《数字电子与FPGA应用》中的常见概念及知识点，如最小项、使能端、优先权、有效电平等，并举例说明。通过这种联想教学及学生设置不同参数直观观察仿真波形，使其对数字电子技术及EDA技术中的相关概念理解更深刻。

关键词：译码器;QUARTUSⅡ;使能端;优先权

中图分类号：TP311      文献标识码：A      文章编号：1009-3044（2019）03-0153-02

译码器是一种重要的组合逻辑电路，输入为二进制代码，输出为与输入代码对应的特定信息，它可以是脉冲，也可以是电平，常用的有3线-8线译码器等。

本文以译码器为载体，利用原理图法编辑，在EDA软件QUARTUSⅡ中编译、仿真了3-8译码器的功能。从其分区的仿真波形图中，可直观地发现：使能输入端的优先控制功能，地址输入端有3个，相对应的输出为8个，并且是其对应的最小项。

由此辐射出《数字电子与FPGA应用》中学生学习过程中经常存有疑问的几个关键知识点，如最小项、使能端、优先权等，并举例说明。

通过这种联想教学及学生亲自动手设置不同的仿真参数、观察仿真波形，可加深对这些知识点的理解，并能灵活运用。

1基于数字电子与EDA的3-8译码器的教学

在QUARTUSⅡ中先画出3-8译码器的原理图如图1，编译后在输入端加上各种激励，如高电平、低电平、时钟等，观察输出结果。

从图2中可看出，3-8译码器有6个输入端，A0、A1、A2为地址输入端;G1、NG2A、NG2B为使能输入端，NY0-NY7为输出端。使能控制输入端又称为片选端，用来控制允许译码或禁止译码[1]。需注意前面加字母N的为低电平有效，在原理图中通常用小圆圈表示取反或低电平有效。使能端通常具有最高的优先权。

将A0、A1、A2的时钟周期分别设置为20、40、80ns[2]。使能端分区间设置后仿真结果如图2。

NG2B=1 输出端 正常译码 全部为高电平，禁止译码 全部为高电平，禁止译码 全部为高电平，禁止译码 ]

2 由3-8译码器辐射的知识点

2.1最小项

最小项的定义：在逻辑函数的标准与或式中，每个乘积项里都包含了逻辑函数的全部变量，且每个变量或以原变量或以反变量在乘积项中只出现一次。这样的乘积项称为逻辑函数的最小项。[1]

从3-8译码器的仿真波形图中可看出，译码器的8个输出为其3个输入代码变量的全部最小项的与非表达式（低电平有效）。用译码器配合与非门可实现单输出或多输出的逻辑函数，此种应用在数字电子技术中很常见。如练习1[1]。

练习1： 试用3线-8线译码器和与非门实现逻辑函数<E：＼知网文件＼电脑＼电脑03＼4xs201903＼Image＼image3.pdf>。

解题步骤：

①找出要实现的逻辑函数的最小项

[Y=（A+B）（A+C）=AA+AC+AB+BC=0+ABC+ABC+ABC+ABC=m7+m5+m3+m2=m0+m1+m4+m6=Y0Y1Y4Y6]

②将3-8译码器的输入、输出与要实现的逻辑函数的输入变量及输出变量比较：

得

[A2=A，A1=B，A0=C];[NY0=Y0，NY1=Y1，NY4=Y4，NY6=Y6]

③画逻辑图，如图3所示。

注意：使能端要正确设置。

2.2使能端与优先权

由图2可看出，只有在译码器的使能端正确设置时，译码器才有可能正常工作，可以理解为使能输入端比地址输入端具有优先权。这个思想也可应用在触发器的分析输出波形题型中。

触发器是数字电子技术中时序逻辑电路的主要构件，具有记忆和存储功能，由于其输出不仅与当前输入有关而且还与电路的原有状态相关，所以在分析时难度较大。触发器的输出要受异步置0、异步置1、时钟、数据输入等的控制，如此多的控制因素，到底如何确定输出信号，如练习2[1]。

练习2：图4所示为上升沿D触发器74LS74的CP、D、[RD]和[SD]的输入电压波形，试画出它的输出端Q的电压波形。设触发器的初始状态为[Q=0]。

首先要了解芯片74LS74的功能特点：

带有直接置0端<E：＼知网文件＼电脑＼电脑03＼4xs201903＼Image＼image12.pdf>和直接置1端<E：＼知网文件＼电脑＼电脑03＼4xs201903＼Image＼image13.pdf>，为低电平有效，实现异步置0与置1，其对触发器控制作用优先于CP;为边沿触发器，CP上升沿触发。

对于有异步置0、异步置1端的触发器可以分成三层来看：

①异步置0、异步置1端优先权最高，当其为有效电平（低电平）时，输出Q端直接置0或直接置1。

②当异步置0、异步置1端为高电平时，看时钟CP，在CP的上升沿，有[Qn+1=D]。

③根据时钟上升沿时对应的数据输入D的波形确定输出为高电平或低电平。

輸出Q的结果如图4所示。

注意：除了异步置0、异步置1端为有效电平时，输出端的信号只有在时钟的上升沿时才有可能发生高低电平的转换，其他情况都是保持原有的状态。

3 结论

从数字电子技术与EDA技术中常用的译码器出发，借助QUARTUSⅡ软件编辑仿真了3-8译码器，辐射出了几个常用的知识点如最小项、使能端、有效电平、优先权等，并举例说明如何应用。将这些知识点类比到实现逻辑电路、求解触发器的输出电压波形等，使同学们加深了对数字电子技术和EDA技术中的一些重要概念及知识点的理解。

参考文献：

[1] 杨志忠.数字电子技术[M].北京：高等教育出版社，2009：117.

[2] 于润伟.EDA技术与应用[M].北京：机械工业出版社，2011：47.

【通联编辑：光文玲】