集成电路的ESD防护关键技术

文/李文学

1 集成电路ESD防护电路设计原则

在集成电路正常工作的过程中，ESD防护电路处于关闭状态，不会发生ESD现象，这主要是由于ESD防护电路器件存在一定的触发电压。在集成电路触发不当情况下会导致发生ESD现象。ESD事件发生后应该将保护器件快速打开，如果保护电路没有能够及时打开，很可能造成核心电路的损毁。同时在进行ESD防护设计时，应该充分考虑防护的等级要求，保证集成电路的核心不能够被损毁；除此之外在发生ESD情况下，应该确保所有的保护器件均处于关闭状态，否则受到ESD事件影响，容易导致器件处于被禁止的闩锁状态，造成集成电路中的核心电路出现重大故障。

2 ESD失效模式与失效机理

2.1 ESD失效模式

ESD失效包括两个模式，分别为突发性的完全失效模式和潜在性的失效模式。突发性的完全失效模式主要是指集成电路中器件性能出现恶化，进而导致集成电路在工作过程中几个参数同时发生失效，造成集成电路运行故障，对器件造成不同程度的损害。突发性完全失效模式主要的表现形式为，由于集成电路短路或者开路导致电参数发生比较严重的漂移现象。ESD潜在性失效模式主要是指在集成电路工作过程中，部分器件之间形成了ESD回路，并且同时具有较低的静电势以及带电体电量。ESD放电时通过器件的电流相对比较小虽然较小的静电电流也会造成突发性失效，但是在潜在性失效模式下对集成电路器件产生的损害不大，主要是以微损伤为主。同时，随着放电次数的逐渐增多会导致这种微损伤逐渐积累，进而对集成电路器件损害越来越大，在很大程度上降低了阀值的电压，同时对器件的电参数产生了不利影响。除此之外还会对集成电路电子器件的抗静电能力以及使用可靠性造成不良影响。

图1：LSCR剖面图

2.2 ESD失效机理分析

在硅熔化方面，由于静电放电过程中所产生的电流会产生热量，促使温度功耗快速上升，进而导致硅表面会出现融化现象。在硅表面融化过程中，会造成电路的电阻大幅降低，通常情况下电阻可以降低30倍左右，进而促使更多的电流通过融化区域，导致出现第二次热失控现象。同时在该过程中漏电电流会沿着熔化电路进行再分配，在漏电电流以及电压比较高的情况下，容易对集成电路中结点晶格构造损害，情况严重的甚至可以造成集成电路的全部短路。在电荷注入情况方面，由于在静电放电的过程中会导致产生结点的反向偏置，进而容易引发雪崩击穿现象，对部分载流子中的能量进行有效补充，促使氧化层可以突破势垒限制，进入到硅能量势垒中，引起硅表面阀值电压产生漂移，对场效应晶体管VT的结果数据造成了严重影响，同时在该过程中，二极管的击穿电压以及双极性晶体管的击穿电压也会受到干扰。此外还会引起氧化层的开裂，ESD在经典放电过程中所产生的电流可以有效感应到电压，促使电场强度不断增加，最高超过氧化层中介质的电场强度，导致氧化层断裂现象的发生。氧化层断裂现象也是导致MOS器件氧化层发生破裂的主要原因之一，需要引起重视。

3 ESD防护技术

3.1 基于SCR的防护技术

SCR防护技术主要采用的是晶闸管，图1为双阱工艺中横向可控硅的剖面图。从中可以看到在N型阱以及P型阱中分别存在一个N+注入区域和P+注入区域，在N型阱的N+和P+注入与阳极端口相连，在P型阱的N+和P+与阴极端口相连。通过对SCR晶闸管的结构进行分析可以得出，SCR防护技术应用过程中具体包括两种电阻以及两个寄生三极管。在进行ESD防护时，可控硅晶闸管作为两端器件连接于集成电路中，其阳极与N-well进行连接，其阴极与P-well进行连接。然后将晶闸管与集成电路中双极型晶体管中的Pn进行连接，便可以通过对可控硅闸管进行触发来起到有效的ESD防护功能。

3.2 基于安全芯片的防护技术

为了有效避免ESD现象对于集成电路造成的重大损害，提高对集成电路ESD的防护水平，通常情况下会在PAD周边设置ESD防护电路，这种方式虽然在一定程度上提高了ESD防护能力，但是并没有解决集成电路内部电路的受损问题，所以有必要采用安全芯片防护技术。在安全芯片防护技术中需要采用Power Clamp，将防护电路划分为静态电路和动态电路。通过静态防护电路保障集成电路稳定的电流特性，设置固定的触发电压，如果源电压超过触发电压，静态防护电路就会被导通，从而有效释放静电电流，基于防护器件二极管触发SCR电路，起到有效的ESD防护效果。