综合信息处理平台设计与实现

于晓庆,王景琰

(1.中国电子科技集团公司第五十四研究所，河北 石家庄 050081； 2.中国人民解放军32069部队天津军事代表室，天津 300211)

0 引言

随着社会高速发展，人们对电子信息技术越来越依赖，目前数据采集技术在移动通信、遥测、雷达等领域有着非常重要的应用，传统的数据采集都是采集信号如：电压、电流、振动等相应的信号，一般应用在产品或小型系统中，具有不易集成、资源多以及利用率低等[1-2]特点。而大型系统数据传输与采集具有资源多、功能复杂以及性能强大等特点，当前大型系统数据传输具有以下要求：

① 各功能信息要统一与服务器建立数据交互，便于远程执行操作；

② 与服务器建立网络通信模式，建立高效的数据传输方案。

传统数据传输无法满足大型工程领域技术要求。如何采用一种高效、灵活的解决方案，优化目前数据传输机制，重要性不言而喻，为了满足大型系统对数据传输的要求，设计了一种综合信息处理平台，实现了功能信息与服务器之间统一管理及处理的数据交互过程，最后在工程实践中验证了该平台的可行性。

1 总体设计

根据系统信息传输机制，综合信息处理平台主要包括两部分：背板设计和监控平台，具体设计方案如图1所示。具体实现过程：通用机箱背板主要是将各功能控制单元信息均采用PXI总线方式汇集背板上，在机箱背板预留一个插槽集合各功能控制单元与监控平台通信。监控平台主要完成信息集合、解析、控制及分发等功能。信息转发就是集合功能控制单元的工作状态以及业务信息，并将这些信息统一网络传输至服务器；控制就是接收服务器下发的控制指令识别相应代号，解析处理后转发给各功能控制单元。

图1 综合信息处理平台

根据通用机箱监控平台功能及性能指标，硬件设计框架采用DSP+FPGA处理架构，实现低功耗、高实时性及高稳定性的监控平台。DSP具有强大的数据处理能力和丰富的外设接口，主要用于数据解析以及与计算机软件实现信息管理、资源共享和远程监控等功能。FPGA具有系统级的用户可编程及并行处理能力，满足监控平台的多通道并行数据交互功能。

TMS320C6455是TI公司近年推出的一款面向高端用户的定点数字信号处理器，其主频最高为1.2 GHz，内部集成的千兆以太网MAC支持4种以太网媒体接口：MII、RMII、GMII和RGMII。其中MII支持10 M和100 M的操作；RMII是简化的MII接口，同样支持10 M和100 M的总线接口速度；GMII是千兆网的MII接口。TMS320C6455的高速数据处理能力及千兆以太网接口非常适合监控平台的设计[3-5]。

FPGA采用Xilinx公司最新高性能Kintex-7系列的XC7K325T，它基于28nm技术，有着高通用性、高性能以及低功耗等特点[6-10]，内部支持LTE、WiMAX、WCDMA以及PCIExpress等多种传播接口[11-13]。另外，Xilinx公司提供了一体化的设计平台，可缩短项目开发周期，便于用户开发，满足监控平台的设计需求[7]。

2 硬件设计

2.1 背板设计

通用机箱背板主要由标准PXI插卡区、时钟卡区、电源区以及监控平台区组成。标准PXI插卡区主要插入各单元板卡，最多支持16个；电源区主要给各单元板卡提供电源；时钟区主要给各单元板卡提供信号；背板硬件设计如图2所示。

图2 背板硬件设计

J1、J2均采用PXI标准定义，其中，J1按照PXI规范进行电气连接，J2插件引脚实现自定义，各单元信息通过PXI与监控平台可靠传输。

2.2 监控平台设计

监控平台硬件设计主要由DSP模块、FPGA模块和PXI模块组成，FPGA模块主要负责集合各功能模块的信息；DSP模块主要完成信息解析、处理过程；PXI模块汇集各单元的数据交互接口，监控平台硬件设计框架如图3所示。

图3 监控平台硬件设计

TMS320C6455的EMIFA接口时钟频率可达300 MHz，可连接外部存储器或其他外设。本平台通过EMIFA接口外接1片16 MB的NOR FLASH，在CE2地址空间内实现代码的存储；EMIFA接口同时还和FPGA内的FIFO相连，使FPGA内的FIFO间映射到DSP的CE3地址空间，CE3控制FPGA端的FIFO[13]。

控制信号线：在FPGA内部和DSP相连的是一个输出FIFO，它的片选信号、时钟信号和写使能信号分别对应于TMSC6455的信号EMA_CE3、EMA_CLK和EMA_WE信号；而读使能信号由EMA_OE、EMA_CE3和EMA_CLK共同产生，因为EMIA的每一个读时序包含多个EMA_CLK时钟周期，在EMA_OE有效电平期间，FIFO的读使能信号只能持续一个时钟周期，否则多个数据将被读出[4]。

通过外扩的ET1011C PHY芯片及TMS320C6455片内的EMAC/MDIO模块，可以快速地实现OSI模型中数据链路层和物理层的功能[7]。ET1011C PHY芯片是千兆以太网物理层自适应收发器，支持IEEE802.3标准，提供RGMII、GMII、MII、RTBI和TBI接口，能够与TMS320C6455中的EMAC/MDIO模块无缝连接，支持10/100/1000 Mb/s全双工数据传输。主要接口信号包括时钟、控制和监测信号与数据总线[14,18]。

监控平台电源采用5 V供电，经过多种电源芯片输出3.3 V,1.2 V,2.5 V,1.8 V,1 V,DSP和FPGA芯片供电分别采用独立电源，利用电压可靠及调试，具体电源设如图4所示。

图4 监控平台电源设计

3 软件设计

DSP软件设计采用TI的集成开发环境CCS5.4，DSP软件配合FPGA上的FIFO一起控制信号的采集和数据的实时处理。软件实现功能分3部分：系统初始化、EDMA传输控制和中断服务程序。

FPGA模块软件设计采用Vivado开发环境，软件实现分3部分：与DSP通信接口、多单元FIFO缓冲存储器和地址译码。

监控平台将数据信息分为控制信息和业务信息2种，监测平台软件设计主要实现各功能板卡并行与计算机应用软件之间的数据信息交互。具体实现工作流程：计算机应用软件按照软件接口协议通过监控平台给各单元板卡下发配置地址指令，监控平台通过配置地址指令将配置地址与单元板卡槽位号建立对应表，计算机下发控制命令时监控平台根据地址映射关系将控制命令转发给各单元板卡，各单元模块收到指令的信息进行判断，产生回执，表明已收到相关信息正确性；各功能单元将上报的业务信息按地址映射汇总到监控平台，监控平台通过网络通信组播模式将业务信息转发给计算机软件，具体实现流程如图5和图6所示。

图5 监控平台控制命令工作流程

图6 监控平台业务信息工作流程

在FPGA内部开辟N路FIFO_RX/TX接收模块，设置FIFO空间为64 KB，通过DSP控制线对N路FIFO进行读写操作。各单元板卡信息并行写入对应FIFO_RX接收模块中，当FIFO_RX接收模块中有数据时，对应FIFO模块产生一个信号，DSP实时读取信号状态，当判断FIFO有数据时，首先按照软件协议判别帧头是否为有效数据帧，然后依据信息长度将信息内容存储在DSP外扩的SDRAM中，信息长度依次递减，当信息长度减为零，即接收完整信息帧，启动网络数据传输将信息转发给服务器，其余FIFO模块按照上述过程依次执行。

监控平台在接收服务器指令时，首先按照协议判断是否为有效帧，依据数据类别判断是自身信息还是转发给单元板卡信息，如自身信息执行自身操作；如转发给单元板卡信息，判断地址映射对应表，将控制信息写入FPGA的FIFO_TX模块，FIFO_TX按照读写时序将信息发至各单元板卡，统一与服务器进行网络通信。

4 功能验证

综合信息处理平台测试性能以监控平台采集各单元板卡业务信息数据包为传输基础，测试综合信息处理平台网络通信的传输稳定性。本文采用的以太网数据包传输协议是在标准802.3以太网协议帧格式的基础上，采用UDP协议数据传输。

将综合信息处理平台集成在通用机箱，通过母板插槽区接入16块单元板卡，以16块单元板卡信息地址、业务信息的周内秒及校验为判断数据包传输准确性的依据，通过监控平台转发给服务器，服务器进行数据存储，经长期拷机验证分析数据得到如下结论：监控平台能够最大数传信息达到800 MB左右，基本接近千兆以太网数据传输速率的80%；业务数据传输成功率为99.9%；控制指令传输成功率为99.9%；业务数据传输延迟为≤20 μs，均满足系统指标要求。相对于传统监控单元，提高了系统传输速度、集成性。

5 结束语

本文介绍了一种综合信息处理平台设计方案，对机箱母板设计，在TMS320C6455+XC7K325T硬件平台设计架构下开发相应软件程序，经长期调试拷机验证满足系统指标要求。最后证明了所设计的综合信息处理平台可行且具有时效性、正确性和稳定性，在实际应用中能够将单元板卡和服务器之间进行统一管理，建立统一传输信息机制，对相关的工程领域具有重要的应用价值。