Ku波段便携式雷达收发系统设计

2018-06-28杜泽保陈春青

网络安全与数据管理 2018年6期

蔡畅，杨浩，杜泽保，陈春青

(1.中国科学院微电子研究所新一代通信射频芯片技术北京市重点实验室，北京 100029；2.中国科学院物联网研究发展中心，江苏无锡 214000；3.中国科学院大学微电子学院，北京 101400)

0 引言

随着现代雷达技术的发展，便携式雷达已广泛应用于战场情报侦查、边境区域监视等军事任务中，主要对目标区域的活动物体进行探测[1]；同时也用于建筑工程中公路、桥梁等领域，可以探测混凝土内部钢筋、金属管线等位置。但不管是军用还是民用，随着微波技术的发展，现代雷达都在往小型化、集成化设计的方向发展。便携式雷达设计紧凑、体积小、重量轻、性能稳定、便于携带，正好符合当前社会需求。我国相比美国、俄罗斯等国家对便携式雷达研究稍晚，以往研究的成果相对比较笨重、大型化，目前国内市场上对于便携式雷达还比较少见，各大研究机构都在积极开展对雷达小型化、集成化设计的研究。

目前在2.4 GHz、5.8 GHz等频段已经开发出单芯片的收发机，而且技术也已成熟并产品化，而Ku波段目前限于国内工艺技术，很难将整个收发系统集成在单芯片上，通常采用的是微波混合集成电路(HMIC)形式将不同功能的芯片组合成整个收发机系统。在小型化设计方面有多层多芯片技术(MCM)以及低温共烧陶瓷技术(LTCC)，这不仅简化了各个MMIC芯片之间的连线，减小了各信号间的相互干扰，其紧凑的叠层技术也提高了系统的可靠性[2]。

1 系统组成及原理

现代雷达系统采用的结构主要有超外差、零中频、数字中频等。其中零中频结构虽解决了集成度的问题，却引入了直流失衡，整体性能相比超外差结构逊色很多。本系统主要采用了超外差结构，其整体原理框图如图1所示，接收端部分将射频信号经过天线接收，通过一个低噪声放大器将微弱信号进行放大，再经过射频滤波器将带外的无用信号进行滤除，低噪声放大

图2 上变频通道增益分配图

器与射频滤波器可以根据不同需求来调整前后位置。滤波器在放大器之前，对雷达的抗干扰和抗饱和能力有好处，但是滤波器的损耗增加了接收机的噪声；滤波器放在低噪放之后，则可以改善灵敏度以及噪声系数，但会使得抗干扰和抗饱和能力变差[3]。本系统采用了后者,滤波后的信号再经过混频、滤波、放大后得到中频信号，最后将中频信号送到A/D进行采样供后端进行信号处理；而发射端部分主要通过两次上变频，最后经过射频功放将信号放大到一定功率后，通过天线将信号发射出去。另外，本系统的发射端与接收端共用了一根天线，它们之间用一个环形器进行连接，使得发射信道与接收信道均能正常工作且相互隔离，确保发射信号只能从天线端辐射出去，而防止发射信号直接灌入到接收端。

图1 整体系统框图

2 系统设计

2.1 上变频通道设计

对于上变频通道，输入中心频率为102.5 MHz、带宽为40 MHz的脉冲线性调频信号，与第一本振源混频后产生第一中频信号，再与第二本振源进行混频得到Ku波段的射频信号。混频过程中容易产生各次谐波信号，需要用滤波器进行滤除，超外差结构本身存在镜像干扰问题，需要滤波器对镜像干扰信号进行滤除。本振信号间为了避免产生交调干扰，需要进行适当的隔离处理。通过合理的设计，发射信号的杂波抑制可做到大于60 dB。

系统增益的灵活分配是超外差结构的优点之一，本系统要求发射功率在8 W以上。首先，为了保证混频器具有较好的线性度，将混频器的射频输入端的功率定在-3 dBm，一般在工程上，滤波器的带内损耗约3 dBm，混频器的变频损耗约10 dBm，由此可以大致确定整个上变频通道的增益分配，增益分配情况如图2所示。最后根据所用芯片的实际情况对增益分配进行微调整。

射频驱动功率放大器的设计采用三级级联的方式，中间用隔离器进行隔离，防止射频信号回流。其中最末级选用的功放最大能输出41 dBm的功率，而系统实际要求输出功率8 W，约39 dBm,预留3 dBm以备其他原因衰减造成发射功率不足。

功放之间级联需要增加辅助手段进行级间匹配，在射频传输线以及功放输入输出端口外围处添加矩形方阵，如图3所示。在进行级间调试时，通过在方阵上面手动贴铜箔来连接各个方阵小块，铜箔充当一种媒介来模拟微带电路以实现级间匹配。

图3 功放级间匹配局部PCB图

2.2 下变频通道设计

下变频通道要求设计两路接收通路，如图4所示，首先射频回波信号通过天线接收，经过第一次混频后得到第一中频信号，然后通过功分器将其分成两路中频信号，再分别进行第二次混频得到第二中频信号。良好的系统增益分配能够使系统噪声系数最小，一般来说，接收机通常是由多级放大器、混频器和滤波器等连接起来组成的，级联电路的噪声系数可用下式表示：

(1)

其中，Fi表示各级芯片的噪声系数，Gi表示各级芯片的增益。由式(1)可以看出，系统整体噪声系数主要由前级贡献，越到后级，由于受到前级放大倍数的影响，后级各自的噪声系数对系统整体噪声系数贡献很小。本系统要求噪声系数小于3.5 dB，考虑到接收端前面的环形器，衰减器各损耗约0.5 dB的噪声系数，选择低噪声放大器的噪声系数1.5 dB，增益17 dB，这里共消耗噪声系数2.5 dB，后级预留了1 dB的噪声系数，这是由于后级对整体系统噪声系数影响较小，基本能满足系统噪声系数指标。低噪放之后的增益分配方法与上变频通道设计一致，另外接收通路增加的功率检测功能，结合可控增益放大器，实现了接收通路中频信号的自动增益控制。

图4 下变频通道设计

2.3 本振源的设计

本振源的设计对系统的整体性能影响很大，比如它的相位噪声直接影响雷达的抗干扰性能[4]。本振源的设计主要有直接频率合成技术(DDS)和锁相环技术(PLL)两种方案，本系统的本振源均采用了锁相环技术方案，主要考虑到锁相环具有频率稳定度高、低相位噪声等特点，且输出频率能满足系统对Ku波段的要求。而直接频率合成技术由于受采样频率的限制，输出Ku波段的频率要求难度较大，另外直接频率合成技术输出的信号杂散较大，谐波较多。

相位噪声是本振源设计的一个重要指标，它是指系统在各种噪声的作用下引起的系统输出信号相位的随机变化，其描述了本振信号的短期稳定性[5]。本振信号在与射频信号进行混频时，额外噪声被引入电路中，会恶化接收机的噪声系数，降低接收机灵敏度。而PLL的相位噪声除去芯片本身能达到的性能，还主要受参考信号、环路滤波器带宽以及供电电源等因素的影响。本系统的参考信号使用了100 MHz、相位噪声在-150 dBc/Hz@1 kHz的温度补偿晶振，环路带宽默认芯片手册所给参考电路带宽，电源采用低压线性稳压电源(LDO)。

本振源框图如图5所示，系统共用了3个锁相环(PLL)芯片，其中PLL1输出信号通过功分器后分别送往上、下变频通道作为第一本振源，PLL2输出信号通过功分器后送往上、下变频通道作为第二本振源，PLL3输出信号作为接收通路的第三本振源。

图5 本振源框图

2.4 中频模块设计

中频模块系统框图如图6所示，该模块主要作为整个系统的控制部分。由于本振信号需要并行控制，微控制器采用具有并行处理能力的FPGA来实现，FPGA需要3个SPI接口来控制3个本振源锁相环电路，6个I/O来控制发射射频功放，4个I/O来控制接收射频低噪放，4个I/O控制衰减器，1个I/O进行功率检测，另外预留一个SPI接口用于与射频后端DSP的通信。根据微控制器的资源利用情况，选用了Xilinx公司的Spartan-6系列的xc6slx9芯片作为系统的微控制器。