基于DM6446达芬奇平台H.264编码的软件设计

2018-05-16费重程

电子测试 2018年7期

费重程

(广州飒特红外股份有限公司，广东广州，510730)

0 引言

TMS320DM6446(简称DM6446)视频处理芯片主要包括ARM926EJ-S处理器、MS320C64x+DSP内核、视频处理系统(VPSS)和外围设备。该芯片具有性能高和低功耗低等优势[1]；由于芯片内部带有DSP核，因此为实现视频编码器的提供了条件。

在视频系统应用中，DM6446的ARM端采用Linux系统，该端负责应用程序加载和I/O端口处理；DSP端采用DSP/BIOS系统，该端负责视频信号的编解码算法处理；同时DSP端的功能相当于ARM端的“远程服务器”。对于运行在DSP端的算法(符合xDM标准)，只需要通过调用Codec Engine提供的VISA API接口与DSP/BIOS链接模块，然后将数据传送到共享内存DDR2中，实现ARM端与DSP端的内部间通信。TI公司的软件参考架构[2]包括应用层(APL)、信号处理层(SPL)和输入输出层(I/O)。

1 视频采集程序设计

本系统的视频解码芯片采用TI公司的TVP5146，输入的PAL制复合视频信号经过TVP5146视频解码芯片[3]转换成8bit YUV4:2:2格式的数字视频信号，该信号对接DM6446的视频前端(VPFE)，经过视频前端(VPFE)的预处理操作，应用程序再通过函数mmap()获得视频数据的缓存地址。通过 V4L2 API获取视频数据的采集如图1所示。

（1）开启视频捕捉设备，开启成功，则获取相应的文件描述符，如果开启失败，则返回错误信息；选择视频的输入，然后通过VIDIOC_QUERYCAP获取视频设备的性能参数，对设备是否具有采集的能力进行查询，将结果存放于V4L2的结构体中。

（2）通过VIDIOC_S_FMT设置当前驱动的视频捕获格式，如视频输入制式、图像的宽度和高度等，本系统设为PAL制式，分辨率为720x576。

（3）通过VDIOC_REQBUFS在采集设备上分配存储区，利用函数mmap()将内核的地址空间映射到用户的地址空间，从而获取数据；然后利用V4L2中的缓冲队列实现多缓冲轮流采集，例如采用两个缓存，当缓存1捕捉数据时，缓存2传输数据；当缓存2捕捉数据时，缓存1传输数据，采用这种乒乓操作可以提高效率。

图1 V4L2视频采集流程图

（4）采集完成后可通过调用VIDIOC_STREAMOFF停止视频采集，使用函数close()关闭视频设备，同时释放掉前面分配的内存空间，可以通过函数munmap()释放。

2 H.264视频编码程序设计

在达芬奇平台上，GPP+DSP结构是一种典型的异构式分布体系，GPP采用Linux操作系统，DSP采用TI的DSP/BIOS实时操作系统，通过Codec框架实现双核架构各尽其职且良好通信，DSP处理器与ARM之间通过共享的DDR内存作为通信信道。Codec框架包括Codec server和Codec Engine两部分。本文直接利用Codec Engine调用TI提供的H.264算法包，将采集的视频数据使用Codec Engine进行编码，实现H.264视频编码[4-7]。编码线程流程图如图2所示。