10Gb/s0.18μm CMOS工艺电流型VCSEL驱动器的设计

王津飞 居水荣 刘锡锋

【摘 要】本文介绍了一种采用0.18 μm CMOS 工艺实现的电流型垂直腔面发射激光器（VCSEL： Vertical Cavity Surface Emitting Laser）驱动器电路。驱动器电路的核心单元由预放大级和输出级电路组成。为了扩展带宽、降低功耗，预放大级电路采用低阻抗负载的三级级联差分放大器技术和有源负反馈技术；输出级电路采用了C3A技术。仿真结果表明，1.8V电源供电时，工作速率为10Gb/s以上，输出调制电流可达12.7mA。

【关键词】垂直腔面发射器；CMOS；电流型激光驱动器；有源负反馈

中图分类号： TN248 文献标识码： A 文章编号： 2095-2457（2018）05-0077-002

【Abstract】This paper introduces a VCSEL（Vertical Cavity Surface Emitting Laser） driver circuit implemented in a 0.18 μm CMOS process.The core unit of the driver circuit consists of a preamplifier stage and an output stage circuit.In order to expand the bandwidth and reduce the power consumption，the pre-amplifier circuit uses a three-stage cascaded differential amplifier technology with low impedance load and active negative feedback technology；the output stage circuit uses C3A technology.The simulation results show that when the 1.8V power supply is used， the operating speed is 10Gb/s or more，and the output modulation current can reach 12.7mA.

【Key words】Vertical cavity surface emitter；CMOS；Current type laser driver；Active negative feedback

隨着半导体技术的发展，芯片性能的增长速度已远远超过了互联性能的增长速度。传统的芯片间电互联存在带宽低、功耗高、互联密度小及抗干扰能力差等缺点，已经不能满足大容量数据传输、高速芯片互联、高性能计算机等方面的系统应用需求。超高速并行光互联技术是一种新兴起的光互连技术，具有带宽高、功耗低、延迟小、抗干扰等许多电互联不可比拟的优势，是未来高速芯片互联的发展方向。并行光传输的发送模块主要采用波长为 850 nm的垂直发射激光器（VCSEL：Vertical Cavity Surface Emitting Laser）阵列作为发光器件，由激光驱动器电路为其提供偏置和调制电流来保证一定的传输距离的要求。国内外已有一些大学和研究机构发表了符合光网络互连论坛（OIF）规范的VCSEL驱动器阵列的研究成果，单通道工作速率达到10Gb/s，更高速的VCSEL驱动器大多采用SiGe BiCMOS 工艺或者0.13um以下CMOS工艺来实现[1-4]。本文采用0.18μm CMOS工艺实现低成本、超高速的电流型VCSEL驱动器的设计，避免采用SiGe BiCMOS等较昂贵的工艺，对降低光互连成本、推动国内高速芯片之间光互连的发展及探索超高速电路设计理论具有重要的现实意义和工程价值。

1 电路设计

1.1 电路结构

激光驱动器的作用是放大复接器的输出信号，提供满足规定强度和波形的电流或者电压信号，使被驱动器件有效的工作。整体电路采用适用于高速电路的全差分结构，由输入缓冲级、预防大级、驱动级电路组成，如图1所示。由于激光驱动器要求大电流输出，为了满足要求，在终端输出电路中，晶体管尺寸非常大，由此引入的晶体管寄生电容限制了驱动器电路的工作速度。考虑到系统前级的复接器能提供一定的电压幅度，所以预放大级电路不需要很高的增益，其关键是如何在高速情况下去驱动大电容负载的输出级电路。

1.2 电路设计

1.2.1 输入缓冲

输入缓冲包括偏置电路和输入匹配两个部分，如图2所示。偏置电路通过串联电阻分压给内部提供1.6V直流偏置；在直流偏置点和差分输入信号之间串接50的电阻，形成对差分输入信号的50匹配。

1.2.2 预放大级电路

由于本驱动电路是为了应用于多通道并行VCSEL 驱动器阵列而设计，考虑到芯片面积等方面的限制，电感并联峰化提升带宽技术不适合在本电路中采用，因此预放大级电路采用低阻抗负载的三级级联差分放大器技术，并在第一级和第三级之间采用有源负反馈的形式，如图3所示。这样可以获得较高的带宽和较好的驱动能力。图4为单级差分放大器的具体电路。由于电源电压为1.8V，如果采用经典的的差分放大器加源极跟随器的结构，则前级源极跟随器的输出中心电平会降得太低，影响下一级差分对的正常放大，故预放大电路只能采用三级差分放大器直接耦合的方式。由于差分放大器之间没有源极跟随器的隔离作用，前后级间相互影响较大，因此要求三级放大器接口匹配良好，参数选择合适，否则带宽会下降得非常快。

1.2.3 输出级电路

图5 输出级电路

输出级电路如图5所示。预放大单元电源电压VDD1=1.8V，输出级电源电压VDD2=3.3V。输出级电路采用C3A技术来减小输出电流的下降时间，差分对驱动管M2开漏输出，驱动电流直接驱动VCSEL的阴极，控制电压Vmod调节调制电流的大小，偏置电压Vbias调节偏置电流的大小。

2 电路仿真

为了验证电路在大信号输入时的瞬态工作特性，对电路输入速率分别为10Gb/s、12Gb/s，单端峰峰值大小为400mV的差分伪随机信号，在TT工艺角下验证电路工作状态，其瞬态输出波形和眼图如图6和7所示。

3 总结

本文采用的低阻抗负载三级级联差分放大器方案，可同时满足0.18μm CMOS工艺低电压设计要求以及并行光驱动芯片中面积的要求。仿真结果表明，本设计能工作在10Gb/s以上速率，输出电流为12.7mA。

【参考文献】

[1]Daniel M.Kuchta，Young H.Kwark，Christian Schuster，et al. 120-Gb/s VCSEL-Based Parallel-Optical Interconnect and Custom 120-Gb/s Testing Station[J].IEEE Journal of Lightwave Technology，2004，22（9）：2200-2212.

[2]Gion Sialm，Christian Kromer，Frank Ellinger，et al.Design of Low-Power Fast VCSEL Drivers for High-Density Links in 90-nm SOI CMOS[J].IEEE Transactions on Microwave Theory and Techniques，2006，54（1）：65-73.

[3]W.S.Oh，K.Park.Design of a 4-Channel 10-Gb/s CMOS VCSEL Driver Array[A].7th Conference on Optical Internet[C]. Tokyo，Japan，2008.

[4]解峰.12路并行40Gb/s 0.35μm SiGe BiCMOS高速激光驱动器设计与实现[D].南京：东南大学，2008.

[5]王志功.光纤通信集成电路设计[M].北京：高等教育出版.