一种基于PXI的LVDS高速总线设计方法

2018-04-25吴限光

科技与创新 2018年8期

吴限光

（中国电子科技集团公司第四十一研究所，山东青岛 266555）

面向测试仪器的测试总线主要有VXI、PXI、LXI等总线标准。VXI是较早的一种测试测量总线。LXI是以局域网技术基础，采用标准的以太网络连接测试模块构成网络化测试环境。基于LXI总线主推厂商是安捷伦公司，其测试仪器产品主要面向信号测试。PXI总线通过扩展PCI总线实现，属于板级总线，具有良好的扩展性，支持PCI Express，提供最高6 GB/s的带宽。

密码芯片测试主要是验证密码芯片的密码服务功能和测试密码处理性能，为军用密码芯片产品测评认证和质量检验提供测试工具和手段。对于符合LVDS电平标准的高速密码芯片，如何实现被测芯片与测试系统高效的通信是设计的关键部分。

1 收发测试系统模型

高速LVDS同步总线模块主要实现多通道的单LVDS同步总线的通信。通道数目最大支持到36个，采用可配置的原则，支持数据的发送和接收。每个通道速率最大可以支持到622 Mbps。高速LVDS同步总线模块主要由信号调整单元、延时校准单元、FPGA、SRAM存储器、时钟同步单元、PXI接口单元组成。信号调整单元主要实现LVDS电平的驱动功能，使之适应芯片适配子板的LVDS电平；延时校准单元主要对多路信号进行延时校准，减小相位差，以满足多路信号的同步功能；FPGA主要进行数据的采集、信号的发生、存储控制、PXI接口控制等，以实现数据的产生与处理；时钟同步单元主要实现多通道数据的同步；高速LVDS同步总线模块适用于用户自定义的LVDS总线。

LVDS总线模块分为发送模块和接收模块。

1.1 发送过程

发送数据过程分为设置发送参数、输入要发送的数据、发送数据三部分。其中，设置发送参数具体为上位机软件设置发送数据长度、发送次数和发送方式；输入要发送端数据包括有规律的数据（递增数据、递减数据、随机数据等）和自定义的数据；发送数据具体为上位机通过设置AD9912芯片选择发送时钟速率，而此发送时钟通过FPGA锁相环路优化后，经过ODDR双沿采样，实现发送过程。在整个发送过程中，所有参数和数据都通过PXI总线模块送到FPGA的双口RAM中，经过双沿采样，上位机把数据按照要求的方式发出去。

1.2 接收过程

接收过程分为接收校准单元、处理数据单元、显示数据单元三部分。其中，接收校准单元具体为FPGA一直在检测时钟通道和使能通道的变化，当接收时钟的变化时，FPGA的内锁相环一直跟踪并且不断地调整锁定，而FPGA如果发现使能端使能电平跳变成1，则开启双沿采样模式，把数据捕获下来；处理数据单元具体为FPGA把双沿采样捕获的数据经过一个32位变128位的FIFO写到SRAM中，同时，统计接收数据的数量，如果发现接收已满，则反馈到上位机，而上位机通过状态变化显示当前状态；显示数据单元具体为如果接收数据完毕，上位机软件可根据实际需要读取不同的地址，把数据从SRAM读到上位机观察显示。

2 结果分析

本实验在不同的发送参数情况下，通过设置发送速率（范围10～622 Mbps），不同的发送数据类型，不同的发送数据长度，测试接收数据准确率。由于测试数据量很大，本节只给出了2种典型速率的测试结果数据。由表1可知，在设置参数发送速率（311 Mbps、622 Mbps），发送数据类型（递增、递减、随机）、发送长度（1 MByte、16 MByte、32 MByte）条件下，接收端均能正确地识别样并保证没有误码出现。