应用于光接收机的环形压控振荡器设计

欧乐庆　郑　坚　刘文松　唐　路　逯　帅

（1.中国电子科技集团公司第二十八研究所　南京　210000）（2.东南大学信息科学与工程学院　南京　210096）

1　引言

随着通信技术的发展，光纤通信的广泛应用已经成为信息化社会的基本前提和重要标志。在光纤通信中，10Gb/s高速光纤通信系统是目前主要的光纤通信标准之一，10Gb/s光纤通信系统收发机中关键电路的设计具有重要意义。

光纤通信收发机系统的原理如图1所示。在发送端，复接器将多路低速信号复接成一路高速信号，激光驱动器驱动激光二极管将电信号转换为光信号后通过光纤传输。在接收端，光信号由光电二极管转化为电信号，微弱的电信号经过前置大器和主放大器放大后，由时钟恢复电路和数据判决电路分别从中恢复出时钟信号和数据信号，最后由分接器把高速信号还原成原始的多路低速信号［1］。

图1　光纤通信收发机系统结构原理图

本文采用0.13μMCMOS工艺，以一种改进型的增益级电路为基础，设计一种具有双延时路径结构的应用于光纤通信收发机中时钟恢复电路的环形压控振荡器（VCO）。

2　时钟恢复系统简介

时钟恢复电路的作用是从输入的数据信号中提取出时钟信号，这一时钟信号必须是与输入数据信号相关联的时钟信号同步。锁相环（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，可被用于时钟恢复［2］。本文所设计的VCO所在的锁相环时钟恢复系统的结构如图2所示。

图2　锁相环时钟恢复系统结构

当锁相环工作时，将输入的非归零（NRZ）数据信号通过序列鉴频鉴相器、电荷泵、滤波器等电路的处理，产生一个控制电压用于控制VCO以产生时钟恢复信号。在这个过程中，整个锁相环可以视为一个频率自适应的带通高Q值滤波器，输入的NRZ数据信号可直接进入锁相环，经过锁相环的窄带滤波再生出时钟信号。该系统要求其中的VCO的振荡频率达到10GHz，并具有较低的相位噪声。

3　电路设计

VCO是锁相环的关键部件。它是在振荡器的基础上引入控制端，实现电压控制振荡频率的功能［3］。压控振荡器是通过自激方式把直流电能变换为交流电能的一种电子线路。根据电路结构的不同，VCO可分为环形VCO与LC型VCO两类。相较于LC型VCO，环形VCO具有易于片上集成，无需额外工艺步骤，占用芯片面积小等优点，有利于集成电路的生产与成本核算。因此，本文中的VCO采用了以差分对放大器结构作为单级增益级电路的环形VCO的结构实现。

环形VCO的基本结构如图3所示。环形VCO一般由多级电路组成，并且将最后一级的输出与第一级的输入相连形成环路。其中每级电路，即每个增益级单元，也可称为一个延迟单元。若一个环路有N级延迟单元组成，则每级延迟单元必须提供π/N的相移，剩余的相移π由直流反相部分完成。

环形VCO的增益级的级数是由各种因素综合决定的，如速率、功耗、噪声性能等。在大多数设计中，以差分放大器作为增益级单元的环形VCO一般为三到五级，这样可以获得最优的性能。本文中的环形VCO采用了四级增益级［4］。

图3　环形VCO基本结构框图

为了确保环形VCO起振，每一级增益级的直流增益必须满足：

在实际的电路设计中，随着振荡幅度的增加，每一级将进入非线性甚至出现振幅受限的现象。因此在大信号振荡情况下，振荡器中每级增益级的直流增益需要比式（1）中的理论值高出2～3倍才能保证环形振荡器的平均环路增益能够始终为1。

当级数 N=4时，由式（1）可以求得 A0≈1.414。即当环路中每级电路的增益至少为1.414时，才能保证振荡器处于振荡状态，要使电路快速起振，还要求A0＞1.414。

要提高环形振荡器的频率，关键在于减小单个延迟单元的延迟时间。目前用于提高振荡频率的方法主要有两种：一种称为前馈或双延迟路径技术，即通过改变环路的结构来减少单元延迟；另一种是采用矢量叠加法，通过改变延迟单元内部的连线来减少延迟。本文采用了前一种方法以减小延迟单元的延迟时间。图4所示为本文所设计的环形VCO的系统结构，由该图可见，该环形VCO由四级增益级构成，并采用了双延时路径技术连接的环路结构。

图4　采用双路延时路径的环形VCO的系统结构框图

该结构基本原理为环形振荡器由两条环路构成，即主环路和二级环路。主环路是连接每级延迟单元的NMOS输入对管与前一级差分输出对管的环路（连接原则为将极性相反的端连接）。二级环路是连接每级延迟单元的PMOS输入对管与前两级的差分输出对（连接原则为将极性相同的端连接）。由于在相同栅长和栅宽下，PMOS管的速度比NMOS管的速度要慢，为了减少单个增益级的延时，因此采用提前开启PMOS管来实现。另外，采用双路延时还起到增大控制电压范围的作用［5］。

本文中每个增益级采用图5所示的差分放大器结构实现。由图5可知，在该电路中，NMOS管N1、N2构成主环路的输入对管，PMOS管P1、P2构成二级环路的输入对管。PMOS管的P5、P6构成延迟单元中的一对可控负载对。当NMOS对管的电压Vp+低于N管的开启电压时，N1管截止。由于Vs+端的输入电压比Vp+到达的早，二级环路的输入P对管已经处于导通状态，并将源电流导向输出节点的负载电容上，于是输出节点的电压从低到高的时间就缩短了，这样整个增益级的总体延时就会缩短，提高了振荡频率［6］。

图5　增益级电路结构

在图5所示的电路中，晶体管N3、N4构成电路的可控尾电流源，并采用一个电容进行耦合，电容的大小影响着振荡器的起振时间、振荡频率、相位噪声和振荡幅度，对它的取值应在上述几个参数进行综合考虑。为了避免频率调谐极度情况下的振荡损失，在输出管额外增加了一对PMOS负载对P3和P4，这对负载和可控负载对成并列关系。将P3和P4的栅极直接接地，于是这对P管将工作在三极管区，它们与可控负载对管P5和P6一起，在几乎整个振荡周期中都会工作在三极管区。上述措施可以有效减少闪烁噪声，并且还能够起到增大控制电压Vtune范围的作用［7～10］。

VCO的输出接口电路结构如图6所示，该电路为在压控振荡器与负载间的缓冲隔离级。电路采用简单的差分放大器结构实现，负载为R1、R2的阻值均为50Ω。

图6　输出接口电路结构

环形VCO的版图如图7所示，面积约为100μm×100μm，电源电压为1.2V。由于电路结构总体对称，故用对称结构布局。各主要元件之间不能一味追求面积小使其靠的太近，合适的距离才能减少寄生影响，使得电路正常工作。元件布局完成后，要进行连线。同一节点最好在芯片内部相连，以确保电压电位相同，如要将位于版图左右两边的控制电压内部相连。但是这样将引出许多平行的长连线，产生寄生效应。减少寄生参数的一种方法是尽量让这些金属连线走不同的金属层，同时距离越远越好。在绘制过程中采用半电路版图设计完毕后采用镜像方式复制，这样可以避免出错，并保证尺寸对称工整。

图7　环形VCO版图

图8为控制电压Vtune=0.3V的电路版图后仿真瞬态波形，VCO的振荡建立时间小于1ns。

图9为图8瞬态波形的局部放大图。由图可见，电路的输出信号的峰峰值达到了300mV。

图10为电路版图后仿真所得到VCO压控特性曲线。由图10可知，VCO的控制电压Vtune在0～1.2V之间变化时，振荡器都可以振荡。在0～0.8V之间变化时有较好的线性度。VCO的的振荡频率范围为 6.20GHz～11.50GHz。

图8　Vtune=0.3V时的后仿真瞬态波形

图9　Vtune=0.3V时的后仿真瞬态波形局部放大

图10　后仿真VCO压控特性

图11　Vtune=0.3V时的后仿真相位噪声

图11为控制电压Vtune=0.3V时电路版图后仿真所得到VCO输出信号的相位噪声特性。由图11可知，当Vtune=0.3V时，VCO的振荡频率为8.66GHz，频偏10MHz处相位噪声为-108dBc/Hz。

电路后仿真表明在电源电压为1.2V时，控制电压可在0～1.2V之间变化，电路可以工作在6.2～11.5GHz。当振荡频率为 8.66GHz 时，频偏10MHz处的相位噪声为-108.5dBc/Hz。从后仿真结果可知，该压控振荡器不仅有较宽的调谐范围，还具有较好的相位噪声性能。

4　结语

本文采用0.13-μMCMOS工艺设计了用于光纤通信收发机中锁相环时钟恢复电路的环形VCO。以一种改进型的差分放大器结构为基础实现了环形电路中增益级电路，环形VCO的整体架构采用了双延时路径结构的，从而有效减小了振荡器的噪声，并且增加了振荡器的调谐范围。电路的版图后仿真结果显示所设计环形VCO可工作在6.20GHz～11.50GHz频段，具有较低的相位噪声，达到了设计要求。

［1］王志功.光纤通信集成电路设计［M］.北京：高等教育出版社，2003.WANG Z.Design of integrated circuits for optical communications［M］.Beijing：Higher Education Express，2003.

［2］Liu Y，Wang Z，Wei A L.2.5Gb/s 0.18μMCMOSClock and Data Recovery Circuit［J］.Chinese Journal of Semiconductors，2007：354-355.

［3］Razavi B.A study of phase noise in CMOS oscillators［J］.IEEE Journal of Solid-State Circuits，2002，31（3）：331-343.

［4］Liu L，ZWang，Q Lin，etal.Monolithical integrated CMOS injected synchronized ring VCO for SDH STM-16 Systems［J］.Chinese Journal of Semiconductors，2004，25（7）：762-765.

［5］Lu P.A 5 GHz 90-nm CMOSall digital phase-locked loop［M］.Kluwer Academic Publishers，2011.

［6］Lee T H，Hajimiri A.Oscillator phase noise：a tutorial［C］//IEEE J.Solid-State Circuits.2000：326-336.

［7］Hajimiri A，Lee T H.Design issues in CMOS differential LC oscillators［J］.IEEE Journal of Solid-State Circuits，1999，34（5）：717-724.

［8］Fan T，Wang Z，Tang L.A nonlinear phase frequency detector and improved charge pump architecture to achieve fast locking of phase-locked loop［J］.Advances in Electrical&Electronics Engineering，2014：279-288.

［9］Gao P，Wang Z，Xu J，etal.A low power variable gain amplifier with 50-dB dynamic range［C］//Microwave Workshop Series on Millimeter Wave Wireless Technology and Applications.IEEE，2012：1-4.

［10］Wu Y Q，Wang ZG，Xu J，etal.Wideband noise cancelling LNA with tunable active inductor for DRM/DAB receiver［C］//International Conference on Microwave and MillimeterWave Technology.IEEE，2012：1-4.