AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成

基于现场可编程门阵列的硬件加速器器件和嵌入式FPGA(eFPGA)领域内的企业Achronix半导体公司宣布：与专注于下一代无线通信加速的半导体知识产权企业AccelerComm有限公司达成合作。AccelerComm专利申请中的极化码(Polar Code)已经被移植到Achronix的FPGA产品组合中，从而支持客户实现更快速的产品上市，并为使用New Radio新无线的5G增强移动宽带(eMBB)技术方案提供客制化服务。AccelerComm的IP已经被集成到ACE设计工具中，以用于Achronix的SpeedcoreTM 嵌入式FPGA(eFPGA)技术。

极性前向纠错(Forward Error Correction，FEC)码被用于高性能5G系统中的控制通道。AccelerComm的极化码解决方案基于一种独特的存储架构，可在正确的时间将正确的信息传送给正确的处理单元，从而改善硬件效率、功率效率和延迟性。随着这款IP适用于Achronix Speedcore eFPGA阵列结构，可实现比其它可选的、基于软件的方法更低的功耗和更高的吞吐量。在搭载了eFPGA的特定用途集成电路或系统级芯片中实例化极化码IP，可使集成化解决方案具有最小的通信延迟和最低的功耗。

Achronix和AccelerComm将继续为未来的5G版本开发解决方案。“5G标准需要创新性的开发活动，特别是需要开发超可靠、低延迟通信和大规模机器类通信所需的新特性。”AccelerComm董事长兼代理首席执行官Tom Cronk评论道。“5G Release 16规范中的这些新元素要求面向新出现的波形和新编码进行创新。AccelerComm在IP工程中的卓越表现加上Achronix灵活的硬件加速产品组合，可为客户提供一种强大的手段来支持永不过时的通信基础设施部署。”