基于高速eMMC存储的弹载记录仪设计

丁红晖+马游春+苏庆庆

摘 要： 弹载记录仪是弹上关键设备，为了可以快速准确地记录弹箭开仓时的加速度及角速度飞行参数，提出一种基于高速eMMC存储的弹载记录仪设计方案。介绍系统的总体硬件架构和软件工作流程，重点研究单块eMMC数据读写的逻辑设计，FPGA与eMMC存储之间的数据传递采用串行的方式进行传输，写入速度为20 MB/s，读出速度为44 MB/s，存储容量为32 GB，实现一种高速读/写、低功耗、集成度高的6通道采集系统。实验表明，这个设计可完整读取到30 000 g的冲击数据。

关键词： 弹载记录仪； Actel FPGA； eMMC存储； 高速采集； 低功耗控制； 电路设计

中图分类号： TN820.4?34； TN702 文献标识码： A 文章编号： 1004?373X（2018）06?0070?04

Abstract： Missile?borne recorder is the key device of projectile. To rapidly and accurately record acceleration and angular velocity flight parameters on projectile opening， a design scheme of the missile?borne recorder based on high?speed eMMC storage is proposed in this paper. The overall hardware architecture and software workflow of the system are introduced. The design of data read?write logic for single?block eMMC is emphatically studied. The serial mode is adopted for data transmission between FPGA and eMMC storage. A six?channel acquisition system with high?speed read?write， low power consumption and high integration is achieved， whose write?in speed is 20 MB/s， read?out speed is 44 MB/s， and storage capacity is 32 GB. The experimental results demonstrate that this design can fully read the data with 30 000 g impact.

Keywords： missile?borne recorder； Actel FPGA； eMMC storage； high?speed data acquisition； low?power consumption control； circuit design

0 引 言

近年来，随着国家军事的快速发展，对各弹种空中运动状态的测试需求也不断扩大，高过载的数据采集与存储技术变得十分重要。系统要存储的是导弹飞行过程中角速度和线加速度数据，对存储速度、容量及工作稳定性都有很高的要求[1]。目前，弹载采集存储系统主要是通过多片NAND FLASH进行存储，虽然容量上勉强满足需求，但读/写的速度还是很慢，在坏块管理过程中，它的复杂程度跟不上发展的需求，这让系统操作起来效率低下，等待的时间很长[2]。

在充分考虑存储芯片的封装体积、容量、读/写速度、功耗等参数下，本文提出一种基于高速eMMC存储芯片的弹载记录仪系统设计。eMMC存储芯片本身具有高集成度、高性能、低功耗以及高数据吞吐率等特点，单片存储容量[3]最高可达128 GB。同时由于本身内部集成控制芯片可以自我管理坏块及错误检测与纠正，使得通过FPGA操作起来更加简单方便，仅需控制数据的读/写操作过程即可，很好地节约了系统的资源[4]。

1 弹载记录仪的硬件设计

弹载采集存储系统主要由FPGA主控模块、A/D采集模块、单块eMMC存储模块、传感器模块、信号调理模块及电源模块组成。FPGA主控模块实现对A/D采集模块、eMMC存储单元和电源模块的控制；eMMC存储模块完成对传感器信号的存储与读取；传感器模块负责对3轴角速度信号和3轴线加速度信号的采集和输出；调理电路模块实现对3轴线加速度信号的放大和滤波；锂电池7.2 V电压为整个系统供电，通过电压转换芯片得到各个模块所需的电压[5]。系统总体框图如图1所示。

1.1 FPGA主控模块设计

该系统采用Actel公司IGLOO系列的FPGA，型号为AGLN250V2?CS81。Actel公司的FPGA是基于FLASH结构，Altera，Xilinx和Lattice公司都是采用SRAM结构，掉电数据丢失需要一块配置芯片；而Actel FPGA无须配置，相对操作更加方便，节省电路板空间。IGLOO系列的FPGA具有超低功耗，拥有独特的FLASH Freeze睡眠模式，在此模式下最低功耗可达5 μW，并能保存RAM和寄存器的状态[6]。CS81这个型号具有高集成度BGA封装，尺寸仅有5 mm×5 mm，极大地缩小了采集板的空间。endprint

1.2 A/D采集模块设计

弹载记录仪系统需要采集3轴角速度传感器信号和3轴线加速度传感器信号，即6个通道的数据。为了保证采集到准确的模拟信号，记录仪选用高精度16位逐次逼近型AD7983，采用6路同步串行的方式完成信号的采集[7]。A/D采集模块电路原理图如图2所示。

1.3 单块eMMC存储模块设计

该系统选用镁光公司的MTFC32GJVED?4M IT作为数据存储芯片，容量为32 GB，支持最大的时钟速率为52 MHz，连续写数据能力为20 MB/s，连续读数据能力为44 MB/s。单块eMMC芯片一共有10根信号控制线，8位数据线DAT7?DAT0，1根时钟线CLK和1根命令線CMD[8]。单块eMMC电路原理图如图3所示。

2 弹载记录仪的软件设计

2.1 系统逻辑设计

FPGA程序在Actel公司Libero开发环境中通过VHDL程序编写的，图4为记录仪工作流程图。采集系统首先通过外部断线触发，使得记录仪开始上电复位，进入延时状态，此时的工作电流仅有20 mA，延时设置默认为1 min，延迟时间可以通过上位机来修改。延时结束，进入采集状态，采集时的工作电流为40 mA，此时为系统最大功耗，仅有288 mW。eMMC存储以20 MB/s速度进行写操作，27.5 min可以采满整块存储单元。若要提前结束采集状态，仅需将Trig引线与Gnd引线短接，即可立即结束采集状态且完成系统断电工作，可以减少记录仪的电源损耗[9]。

2.2 eMMC阵列逻辑设计

在系统上电后，首先对eMMC进行初始化，完成对eMMC的地址分配，时钟频率、时钟模式、数据位宽的设置[10]。其初始化流程图如图5所示。系统选用高速SDR速度模式进行数据传输，最高时钟频率为52 MHz，传输位宽4位，经计算理论峰值速度为52 MHz×4 bit，即26 MB/s。1个字节需要分2次传输，先传高位4位，再传低位4位。在单倍数据传输模式下，主机在时钟的上升沿将数据输出，此时设备进行采样写入，且每条数据线上都有一个CRC16校验，保证数据传输的正确性和完整性[11]。

FPGA首先发送CMD16（0x5000000009BB）命令设置单块长度，单块长度设置结束后，开始发送单块写命令CMD25（0x58000000006F），其中包含起始地址，待eMMC芯片收到响应，就可以进行写操作，但只要命令CMD25响应错误或超时就需要再次发送。写入eMMC的数据含有CRC校验，在此会进行判断，校验错误则需要继续执行CMD25单块写命令，重新开始写过程，校验成功则可以继续发送CMD13查询设备状态，BUSY状态为低，表示块阵列写输入成功，结束工作，若BUSY标志位为高，则继续等待直到BUSY为低为止[12]。

2.2.2 读数据流程

eMMC读数据流程如图7所示。

在单块读操作开始时，同数据写操作流程一致，首先发送CMD16（0x5000000009BB）命令设置单块的长度，待单块长度设置结束后，开始发送eMMC芯片读命令CMD17（0x510000000055），包含读起始地址参数，等待读命令是否响应，若未响应待2 s后再次发送写命令CMD25，响应成功则进行阵列写入，写入结束后会有CRC校验，若校验成功，就完成存储器数据有效的读出，若失败，则返回单快读命令CMD17重新开始读取数据。接下来发送命令CMD13查询设备状态，同数据写流程，直到BUSY位为低，读数据流程结束[13]。

3 数据读取及分析

为了验证采集到高过载数据的准确性，将冲击数据从上位机读出并保存为.dat文件。回读的原始数据如图8所示，第1和第2列为数据的帧头，第3和第4列为数据的帧计数，第5～16列为采集到的数据。从帧头和帧计数中可以看出，数据没有出现丢帧和错帧的现象[14]。

通过做马歇特锤冲击实验，在高过载32 740 g下的冲击图像如图9所示。

4 结 语

本文介绍的弹载记录仪以Actel公司的FPGA作为主控制器，单块eMMC芯片作为存储介质，通过系统硬件设计和软件逻辑控制完成基于高速eMMC存储的弹载记录仪系统。实现容量为32 GB的eMMC存储写入速度20 MB/s，读出速度44 MB/s。本文的创新点是采用高集成度低功耗Actel公司的FPGA，尺寸仅有5 mm×5 mm，系统最大功耗为288 mW。同时采用最新存储芯片eMMC，内置控制芯片，省去了坏块检测等复杂操作，有着大容量和高速传输效率。经过实际试验，验证了这个设计能够准确采集到30 000 g的冲击数据。

参考文献

[1] 陆晓瑜.基于FPGA的新型弹载存储器设计[D].西安：西安电子科技大学，2015.

LU Xiaoyu. The design of new missile borne data memory based on FPGA [D]. Xian： Xidian University， 2015.

[2] 王悦凯.抗冲击模块化六自由度运动记录仪设计[D].太原：中北大学，2016.

WANG Yuekai. Design of the 6?DOF motion recorder with impact resistance [D]. Taiyuan： North University of China， 2016.

[3] 吴正洋.基于eMMC阵列的高速图像采集与存储系统设计[D].太原：中北大学，2017.endprint

WU Zhengyang. High speed image acquisition and storage system design based on eMMC array [D]. Taiyuan： North University of China， 2017.

[4] 王凯，王笑强.基于eMMC芯片安卓智能手机数据直读技术研究[J].信息安全研究，2016，2（4）：317?323.

WANG Kai， WANG Xiaoqiang. Research on data reading technology of Android smart phone based on eMMC [J]. Journal of information security research， 2016， 2（4）： 317?323.

[5] 张耀军.基于FPGA的高速eMMC阵列控制器的设计与实现[D].西安：西安电子科技大学，2016.

ZHANG Yaojun. Design and implementation of high?speed eMMC array controller based on FPGA [D]. Xian： Xidian University， 2016.

[6] 孙俊杰.Actel FPGA消费电子市场辟蹊径[J].电子设计应用，2009（7）：105.

SUN Junjie. Actel FPGAs new path in the electronic market [J]. Electronic design & application world， 2009（7）： 105.

[7] 程惠，任勇峰，王强，等.基于FPGA的多通道数据采集电路的设计及实现[J].电测与仪表，2013，50（1）：125?128.

CHENG Hui， REN Yongfeng， WANG Qiang， et al. Design and implementation of multi?channel data acquisition circuit based on FPGA [J]. Electrical measurement & instrumentation， 2013， 50（1）： 125?128.

[8] 徐远超.eMMC可靠性分析与增强对策研究[J].计算机应用研究，2017，34（11）：3367?3372.

XU Yuanchao. Analyzing and enhancing reliability of eMMC devices [J]. Application research of computers， 2017， 34（11）： 3367?3372.

[9] 马游春，吴正洋，姜德，等.基于FPGA的小型弹上三向过载记录仪[J].中国测试，2017，43（7）：83?87.

MA Youchun， WU Zhengyang， JIANG De， et al. Three?direction projectile overload recorder with small size based on FPGA [J]. China measurement and test， 2017， 43（7）： 83?87.

[10] 周珍龙，顾彤，王红兵.FPGA的eMMC嵌入式阵列存储系统设计[J].单片机与嵌入式系统应用，2016（4）：36?39.

ZHOU Zhenlong， GU Tong， WANG Hongbing. eMMC embedded array storage system based on FPGA [J]. Microcontrollers & embedded systems， 2016（4）： 36?39.

[11] 王庆，楼向雄，王维建，等.基于eMMC大容量存储U盘的研究[J].杭州电子科技大学学报（自然科学版），2016，36（2）：37?41.

WANG Qing， LOU Xiangxiong， WANG Weijian， et al. Research of high?capacity storage U disk based on eMMC [J]. Journal of Hangzhou Dianzi University （Natural sciences）， 2016， 36（2）： 37?41.

[12] 刘东海，任勇峰，储成君.基于FPGA控制的NAND FLASH存储设计[J].科学技术与工程，2013，13（34）：10349?10353.

LIU Donghai， REN Yongfeng， CHU Chengjun. NAND FLASH storage design based on FPGA control [J]. Science technology and engineering， 2013， 13（34）： 10349?10353.

[13] 卓浩泽，龚仁喜，谢玲玲，等.基于FPGA的多路高速数据采集系统的设计[J].电测与仪表，2011，48（9）：65?68.

ZHUO Haoze， GONG Renxi， XIE Lingling， et al. Design of multi?channels high?speed data acquisition system based on FPGA [J]. Electrical measurement and instrumentation， 2011， 48（9）： 65?68.

[14] 高阳，王代华，王晓楠.基于PAL的弹载图像采集系统设计[J].科学技术与工程，2017（14）：196?202.

GAO Yang， WANG Daihua， WANG Xiaonan. Design of missile?borne image acquisition system based on PAL [J]. Science technology and engineering， 2017（14）： 196?202.endprint