基于单片机控制的ADF4106锁相频率合成器的设计与实现

李垒

摘要

在卫星通信系统中，频率合成器性能的好坏对整个通信系统性能有着及其重要的影响，利用ATMEL公司的单片机ATMEGA88芯片结合ADI公司的辅助设计工具基于ADF4106锁相环芯片设计了一种C频段低相噪频率合成器，对硬件电路元器件进行了选型和模拟仿真，并进一步制作了实物电路板和测试夹具进行了测试，测试结果符合设计要求。可以根据实际需要，不改变硬件电路的基础上通过软件控制字设置获得一系列高稳定性的本振源，具有一定的扩展性和较高的实用价值。

【关键词】频率合成器 锁相环 ADF4106 单片机

随着卫星通信技术的发展和地面终端设备的大量应用，对通信所需要的频率源的稳定性和可靠性要求越来越高，尤其在卫星通信系统的车载、机载动中通天线中尤其如此，稳定性好，耐振动冲击良好的频率源是卫通射频工程师的设计难点之一。本文设计了一款输出频率为3425MHz的锁相频率源，设计要求：

（1）相位噪声<-65dBc@100，<-75dBc@1k，<-85dBc@10k，<-95dBc@100k，

（2）输出电平≥12dBm.

1 锁相环原理

锁相环基本结构框图如图1所示，鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）构成锁相环三个基本部件。锁相环中的鉴相器的作用是比较输入信号S_i（t）和输出信号SX）的相位，有效的檢测两者的相位差，并进一步将检测出的相位差信号S_e（t）转换成电压信号U_d（t）输出，再经过低通滤波器滤波后形成压控振荡器的控制电压U_c（t），对振荡器输出信号的频率实施控制调节，环路滤波器作用是消除误差电压U_d（t）的高频成份和噪声，以保证环路所需要的性能，增加系统的稳定性。压控振荡器输出频率受控制电压U_c（t）控制，从而使得输入信号和输出信号的频率差逐步减小，直至消除频差而锁定。

2 硬件设计与实现

2.1 硬件选择

ADF4106是美国ADI公司近年来推出的主流锁相环芯片，最高输出频率可达6GHz，广泛应用于无线变频系统中，为频率搬移和变换提供本振信号。它由低噪数字相位频率检测器，精确电荷泵，可编程参考分频器，可编程A、B计数器及双模前置分频器（P/P+1）等部件组成，ADF4106的最大特点就是它的工作频率较高，节省了许多高频系统的倍频装置并进一步简化了系统结构，降低了设备功耗和成本。因此，它在高频电路系统中有着广泛的应用。

单片机选用的是ATMEL公司的ATMEGA88芯片，该单片机为8位单片机，可有效对ADF4106关键字进行控制。其内部含有8KB的可编程擦除的闪存和多达20多个I/O编程口。在设计时，为了避免单片机中的杂散干扰，在单片机与ADF4106连接之间接入一定值电阻，本系统加了10k的电阻。

VCO选用迪拉尼公司的VC05001-ET宽带压控振荡器，此VCO具有2GHz～4GHz的输出带宽，并具有优良的相位噪声特性。

2.2 系统结构原理

该锁相频率合成器的具体实现结构如图2所示。一个低频晶体振荡器为R分频器提供高度稳定的参考频率f_osc。R分频器的作用是将输入进来的f_osc减少至与可调N分频器输出的f_osc相等。R分频器输出的f_REF被输送到相位检波器PFD，PFD作用是比较f_REF和f_com的相位是否相等，N分频器以VCO输出的f_out作为输入，并将f_out降低到与f_REF精确相等从而输出f_out。然后PFD将比较两个分频器的输出频率，如果两者不相等，PDF就会产生一个校正过的DC修正电压从朋，并且将其输入到环路滤波器。这个低通滤波器几乎能够消除任何AC变化以及PFD输出端产生的噪声，并将纯DC修正电压V_CENTRL经预放放大后直接输入至VCO，而VCO立即产生出一个可变且可控的输出电压，这个电压和f_osc一样稳定。鉴相器ADF4106可由单片机ATMAGE88来编程控制，并可通过改变单片机程序提供适当的N、R值，来获得高性能的输出频率f_out。当环路锁定时，输出频率f_out可由式（1）计算出：

式中：N为程序分频比，R为参考分频比，f_r为晶体振荡器固定频率。

2.3 系统硬件实现

下面以3425MHz频点为例来说明系统具体实现过程。如图3所示。图中ADF4106的环路滤波器由预放芯片OP27GS、贴片电容160pF、0.22uF和0.022uF以及贴片电阻120Ω、60Ω构成，并尽量避免使用陶制电容和碳成分或者碳薄膜的电阻，因为陶制电容会产生瞬时的噪声干扰、而碳成分的电阻有随机产生噪声的性质，所以尽量使用金属类薄膜电阻。选取环路带宽约为10kHz左右，选取原则为PLL内部产生的噪声幅度接近于空载VC0产生的噪声幅度。环路滤波器采用有源的二阶环路滤波，可以有效的降低高频分量的影响，也提高了整个系统抗干扰能力。

3 系统软件实现

利用ADI公司的辅助设计工具ADI公司Int-N PLL软件计算参考为50MHz、鉴相频率为12.5MHz，输出为3425MHz时，寄存器关键字计算如图4，结合ADF4106的控制位为24位，因此实际软件程序中各寄存器的值为：R寄存器0X000010，N寄存器OX000849，特征寄存器0X9F8092.，写单片机程序时，需要注意频合器对时序控制的要求

4 模拟仿真

该频合器仿真设计参数设置有：软件下拉菜单中选择锁相环芯片ADF4106，输出频率选项为单一频率输出，设置输出频率为3425MHz，根据迪拉尼产品手册中VCO-5001E丁压控震荡器曲线图调谐灵敏度约为120MHz/V，环路滤波选用有源环路，并在器件可选框中选择OP27GS和二阶环路滤波：选择50MHz作为参考频率，12.5MHz作为监相频率，相位裕度设置为50，利用ADI公司的ADIsimPLL4.3专用仿真软件对电路进行系统仿真，得到各部件相位噪声曲线和系统总的相噪曲线结果如图5，总体相噪曲线满足设计要求。

5 实物测试

制作了实物电路板，并制作了相对应的盒体结构件如图6所示，系统对VCO和芯片上加电处都加了相应电容進行滤波处理，最左边为+15V为预放OP27GS供电，中间穿心电容为失锁告警线，右边穿芯电容为十5V供电，经MAX8878E3.3进行电压转换，为ADF4106和ATMAGE88提供+3.3V直流电压，右边SMA端口为参考信号输入，下方SMA端口为输出本振信号。根据设计目标所需要的输出电平要求，电路板在VCO输出端增加了一级MINI公司的GALI-39放大器。

6 测试结果

使用是德科技的N9012频谱仪对实物电路进行了测试，输出频率在SPAN100k下如图7（a）所示，可以看出输出信号的杂散控制的较好，输出频率比较干净，基本看不到近端杂散，，频合器电平输出大小为12.6dBm左右，加上线损用功率计准确测量在13.5dBm左右：图7（b）为仪表相位噪声自动测试模式下的实测值，分别为为-77dBc@100Hz、-89dBc@IkHz、-89dBc@10kHz、-107dBe@100kHz完全满足设计要求。

7 结束语

频率源作为电子通信系统的心脏，其性能的好坏直接决定了通信性能的优劣，本文设计的频率合成器，硬件选取科学合理，实测性能满足设计目标要求，而且可以通过电路板上的接插件连接外部控制端口，通过实时改变ATMEGA88芯片中关键字来获得一定范围内系列高性能的频率源作为混频器的LO驱动广泛使用。

参考文献

[1]郭庆，王振永，顾学迈.卫星通信系统[M].北京：电子工业出版社，2010.

[2]黄智伟.锁相环与频率合成器电路设计[M].西安：西安电子科技大学出版社，2008.

[3]万琰.基于单片机控制的ADF4106锁相频率合成器设计[J].电子元器件应用，2009，11（06）：31-32.

[4]https：//www.analog.com/en/products/adf4106.html.

[5]Cotter W.Sayre.无线通信电路设计分析与仿真[M].北京：电子工业出版社，2010.

[6]陆振雨，朱江，张尔扬.基于ADF4106的低相噪本振设计[J].电子技术应用，2003（09）：44-45.

[7]宋小勇，宋里瑾，王晓远.C波段频率源设计及性能分析[J].电子设计工程，2012，20（24）：79-80.