DARPA公布电子复兴计划两大项目

据TOP500网站近日报道指出，美国国防部高级研究计划署（DARPA）在7月23至25日举行的首次电子复兴计划（Electronics Resurgence Initiative，ERI）峰会中向外界介绍了三维单芯片系统（Three Dimensional Monolithic System-on-a-Chip，3DSoC）和新颖计算基础需求（Foundations Required for Novel Compute，FRANC）这两大项目，3DSoC和FRANC项目获电子复兴计划资助，旨在开发可突破摩尔定律限制的计算机芯片，从而实现更高效的计算系统。

3DSoC项目主要聚焦在单衬底第三维度垂直向上构建微系统所需材料、设计工具和制造技术的研发，旨在提升系统的数据传输速度和整体吞吐量。3DSoC项目的负责人表示研究人员将会尽快证明该研究在电子领域的实际可用性，并在未来四年半的时间内，研发出一套电子设计自动化（EDA）工具和全新的三维芯片设计。

3DSoC项目成功的关键是解决传统架构对带宽、延迟和能耗的内存限制。尽管NVIDIA和AMD等公司生产的芯片已经采用了3D和2.5D堆叠存储设备，但3DSoC项目设计的芯片更加复杂，这种芯片具有更多的层级结构，并集成了电阻式随机存取存储器（ReRAM），碳纳米管晶体管（CNFET）和常规硅基于金氧半场效晶体管（MOSFET）的处理器内核。斯坦福大学的项目研究人员已经实现了7纳米和90纳米工艺的三维芯片模型，该三维芯片模型在不同算法上的模拟结果表明，相比于传统芯片，三维芯片在功耗和处理时间上都有很大提升。

FRANC项目同3DSoC项目密切相关，该项目聚焦于突破内存逻辑瓶颈。该项目的目标是超越传统逻辑和存储功能相分离的冯·诺依曼架构。其本质思想是在数据存储区域进行数据处理而不需将数据移动到计算单元，此举可以极大地降低能耗并提高系统吞吐量。FRANC项目的研发团队预计将会用三年半的时间开发一套可运行的模型。为了实现这一目标，需要开发全新的电路设计以及新型材料与技术来减少数据移动。