基于FPGA的狭窄路段交通拥堵智能控制系统设计

郭海涛+许伦辉

摘 要： 为了实现对狭窄路段交通拥堵智能控制和调度，进行控制系统优化设计，提出基于FPGA的狭窄路段交通拥堵智能控制系统设计方案。用嵌入式VXI总线模块技术和DSP集成信号处理技术进行车流量数据分析和信号调理，结合GPS定位和无线网络技术进行交通自组织网络设计，在ARM Cortex?M3内核中进行控制系统的嵌入式开发，采用模块化设计和集成电路设计相结合方法实现系统硬件开发。采用FPGA可编程逻辑芯片作为控制系统的核心处理芯片，进行狭窄路段交通拥堵控制信号的高频放大、正交解调和混频处理，实现控制系统集成电路设计。系统测试结果表明，采用该系统进行交通拥堵智能控制，能降低拥堵程度，提高通行能力，系统的可靠性较好。

关键词： FPGA； 交通智能控制系统； 嵌入式开发； DSP

中图分类号： TN876?34； TP273 文献标识码： A 文章编号： 1004?373X（2017）24?0124?03

Abstract： In order to realize the intelligent control and scheduling of the traffic congestion on narrow road， the optimization design of the control system is performed， and a design scheme of the FPGA?based intelligent control system for traffic congestion on narrow road is proposed. The embedded VXI bus module technology and DSP integrated signal processing technology are used to conduct the traffic flow data analysis and signal conditioning， and combined with the GPS positioning technology and wireless network technology to design the vehicular Ad Hoc networks. The embedded development of the control system is carried out in ARM Cortex?M3 kernel. The method combining modular design and integrated circuit design is adopted to realize the system hardware development. The FPGA programmable logic chip is taken as the core processing chip of the control system to perform high?frequency amplification， quadrature demodulation and frequency mixing processing for the control signal of traffic congestion on narrow road， so as to realize the integrated circuit design of the control system. The system test results show that the system can realize the traffic congestion intelligent control， reduce the congestion degree and improve the traffic capacity， and has high reliability.

Keywords： FPGA； traffic intelligent control system； embedded development； DSP

为了缓解交通拥堵，需要对狭窄路段进行交通拥堵智能控制，通过交通拥堵智能控制和调度，实现交通拥堵治理，研究狭窄路段交通拥堵智能控制系统优化设计方法，在治理交通拥堵，提高路面通行能力方面具有重要意义，相关系统设计方法研究受到人们极大关注[1]。文献[2]提出基于交通自组织网络（Vehicular Ad Hoc Networks，VANETs）无线射频识别的交通拥堵智能控制系统，采用装有RFID阅读器进行交通流信息采集和车辆定位，在嵌入式Linux内核下实现交通拥堵控制器设计，系统可靠性较好，但易受到不规则交通流干扰产生控制失稳。文献[3]中提出并行微观交通动态负载平衡调度模型，实现交通拥堵微观调度，但该模型未进行系统硬件开发设计，系统的应用价值不大。针对上述问题，本文提出基于FPGA的狭窄路段交通拥堵智能控制系统设计方案，并进行了调试分析，展示了本文设计系统的优越性。

1 系统总体设计与功能结构分析

1.1 总体设计

为了实现狭窄路段中的交通拥堵智能控制系统设计，首先分析控制系统的总体结构模型，交通拥堵智能控制系统设计主要包括硬件电路设计和可编程逻辑控制芯片的嵌入式设计两大部分。本文设计的交通拥堵智能控制系统包括A/D模块、模拟信号预处理模块、收发转换模块、功率放大模块和输出接口电路模块等。系统由全向磁传感器阵列、上位机、下位机、信号调理电路、交通调度控制执行器和微机控制电路等组成[4]。系统通过A/D转换器和D/A转换器产生脉冲信息，根据压力传感器和视频采集仪器实现对道路交通流原始数据采集，通过激光扫描技术进行交通监控视频图像处理，将采集的原始图像信息和交通流量信息传输到信息处理中心，实现信息融合分析，以此为交通拥堵智能控制系统提供数据输入基础。在输出端，对控制信号进行匹配滤波放大和检波处理，在FPGA核心板中进行集成智能控制[5]。endprint

交通拥堵控制系统的供电电源采用实时时钟电源、内核电源和I/O电源供电，采用多点控制方法实现交通拥堵智能控制系统的远程智能控制，根据上述分析，得到本文设计的交通拥堵智能控制系统的实现总体结构图如图1所示。

分析图1得知，本文设计的交通控制系统通过传感器模块进行交通图像、声音、流量以及视频等信息采集，将采集的交通监控信息输入到信号调理模块中，在开放式应用编程接口中进行交通拥堵智能控制和信息调度。

1.2 系统的功能结构分析与技术指标

本文设计的交通拥堵智能控制系统构架一共分为三层体系结构，分别为交通信息流的感知层、车辆流量信息的数据传输层和信息融合输出层。交通智能控制系统由全向磁传感器阵列、上位机、下位机、信号调理电路、交通调度控制执行器和微机控制电路等组成，功能结构组成描述如下：

（1） 全向磁传感器阵列。全向磁传感器阵列是实现交通拥堵数据和车辆流量数据采集功能，传感器阵列的默认的倍频数为10倍，采用UHF RFID进行交通的车辆流量的高频无线信号识别，采用特定频率的无线电波进行交通的远程通信。当读写器唤醒所有标签后[6]，装有RFID阅读器通过定位系统进行数据采集，结合GPS定位和无线网络技术进行道路交通和车辆分布的自组织网络设计，构建狭窄路段交通拥堵智能控制系统的传感网络结构模型。

（2） 上位机、下位机。上位机通信模型是实现控制系统与交通网络控制中心数据传输和信息通信功能，控制系统通过有源RFID电子标签发射交通信息和车流信息，通过应答器与上位机通信，采用GPRS SIM300转换器接收下位机发出控制指令，实现上位机通信和下位机程序控制功能。

（3） 信号调理电路。信号调理电路是实现交通拥堵智能控制的信号集成处理和数据融合分析功能，RFID识别系统采用D/A转换器进行数/模转换，实现交通拥堵控制信号采集及信号处理。

（4） 交通调度控制执行器。交通调度控制执行器是控制系统的执行机构，用低功耗12位数/模转换器实现串行数据输入，上机位和下机位使用电缆盘进行连接，实现交通调度控制。

（5） 微机控制电路。微机控制电路是整个交通拥堵智能控制系统的控制中心，通过A/D转换器和D/A转换器产生的高频高压电流作为交通拥堵智能控制系统的复位脉冲，采用VME总线进行控制放大增益控制，根据控制信号的大小自动调整采样频率，实现对交通拥堵调度微机控制。

2 系统电路开发设计

在进行狭窄路段交通拥堵智能控制系统总体设计构架分析和功能模块化设计基础上，进行交通拥堵智能控制器硬件模块化设计，各个功能模块组件硬件电路设计描述具体如下：

（1） A/D模块

A/D模块采用ADI公司高速A/D芯片AD922作为外围芯片，接口方式为串行，A/D芯片采样时钟频率为12 MHz、电压为3.2 V，选择好合适输出电平，据脉冲电流均值，控制A/D转换器进行正常采样，得交通拥堵智能控制系统A/D采样电路，如图2所示。

（2） 模拟信号预处理模块

在输出端采用VIX总线模块技术进行接口设计，采用时钟电路进行狭窄路段交通拥堵信息的传感智能识别，模拟信号预处理的触发总线由8条TTL触发线和6条ECL触发线构成，采用内核控制器进行狭窄路段交通拥堵控制信号的集成DSP控制，实现控制信号的放大滤波和检波处理。模拟信号预处理模块电路设计如图3所示。

（3） 收发转换模块

收发转换模块有3个多通道缓冲串口McBSPs，用ADM706SAR构建复位电路，通过CPLD编程方法进行交通拥堵FPGA逻辑控制，收发转换模块电路设计如图4所示。

（4） 功率放大模块

功率放大模块采用串行A/D，D/A设备进行狭窄路段交通拥堵控制信号的高频放大、正交解调和混频处理，放大信号经DMA 控制器直接发送数据延迟，实现与交通控制中心的数据传输通信，通过模块化设计，在ARM Cortex?M3内核中进行控制系统嵌入式开发和电路集成设计。

3 实验测试

为了测试设计基于FPGA的狭窄路段交通拥堵智能控制系统在改善狭窄路段交通拥堵状态，实现交通智能调度中的应用性能，进行仿真实验。系统测试的开发平台是Visual DSP++ 4.5，采用NetLogo V4.1RC5仿真工具模拟交通运行状态，设定系统的内核时钟为600 MHz，锁相环输出频率为600 MHz， 内核中断时钟为120 Hz。设定在狭窄路段交通拥堵级别为严重级别，车辆密度为每车道50辆/km以上，得到在轻度拥堵和严重拥堵下采用本文设计控制系统进行交通调度后拥堵程度对比如图5所示。

分析得知，采用改进方法进行狭窄路段交通拥堵控制，能准确识别交通拥堵信息流，降低拥堵程度，车辆通行能力比传统方法高出16%。

4 结 论

本文研究了交通拥堵的智能控制系统设计模型，提出基于FPGA的狭窄路段交通拥堵智能控制系统设计方案。采用嵌入式VXI总线模块技术和DSP集成信号处理技术，结合GPS定位和无线网络技术进行交通自组织网络设计，在ARM Cortex?M3内核中进行控制系统的嵌入式开发，采用模块化设计和集成电路设计相结合方法实现系统硬件开发。

参考文献

[1] 赵荻，郎海濤，刘永信，等.基于实时路况的交通信号灯智能管控方法[J].计算机工程与设计，2015（3）：783?788.

[2] 游子毅，陈世国，王义.基于ε?支持向量回归理论的区域交通信号智能控制[J].计算机应用，2015，35（5）：1361?1366.

[3] 周鹏.数据挖掘技术下的智能化车辆管理系统实现[J].现代电子技术，2016，39（16）：52?54.

[4] GOVONI M A， LI H， KOSINSKI J A. Range?Doppler resolution of the linear?FM noise radar waveform [J]. IEEE transactions on aerospace and electronic systems， 2013， 49（1）： 658?664.

[5] 尚晓丽，包向辉.基于反向最近邻查询的智能交通调度模型[J].科技通报，2015（6）：124?126.

[6] 姚庆华，和永军，缪应锋.面向综合智能交通系统的多源异构数据集成框架研究[J].云南大学学报（自然科学版），2017（z1）：41?45.endprint