一种并发双频段数字预失真技术研究

张远见++胡应添

【摘 要】为了提高并发双频段功放的数字预失真性能，对现有的二维记忆多项式（2D-MP）模型进行优化，提出一种2D-DDR模型，2D-DDR相比于2D-MP具有更好的建模精度和线性化性能，并且在实现过程中，通过将2D-DDR扩展成TM-2D-DDR模型，解决了现实中两个频段链路时延不一致的问题。实验表明，TM-2D-DDR模型比现有的2D-MP模型线性化性能可改善2 dB以上。

【关键词】数字预失真 并发 多频 功率放大器

1 引言

随着对5G研究的深入，并发多频段无线传输技术受到了广泛关注。根据ITU建议书，5G系统将支持高频超大带宽信号以满足超高的峰值速率需求，结合中低频段信号实现连续广覆盖、低时延高可靠性以及海量机器连接的通信能力[1]。受限于现有数字器件的采样速率，超大带宽信号可能需要分割成多个频段，同时，现有的中低频段资源也均比较分散。并发多频段无线传输技术可以有效利用分散的5G频谱资源，同时处理多路并发信号，为5G的实现提供有效技术支撑。与此同时，并发多频段无线传输技术还可以用于多标准多制式系统的整合，实现无线系统的小型化、绿色化。

并发双频预失真技术作为并发多频段无线传输中的关键技术，受到国内外学者的广泛关注。单频预失真的算法不能直接用于双频预失真[2]，因为两个并发信号一起通过功放时，除了信号自身会产生交调，两个信号之间还会相互作用，产生互调[3-4]。自身交调和相互之间的互调大小属于同一个数量级[5]，无法忽略。典型的单频段预失真算法只有一个频段的信号作为输入，无法描述两个频段之间的相互作用。并发双频预失真模型应该以两个频段的信号作为输入，以补偿两个频段之间的互调失真。

2D-MP（2D-Memory Polynomial，二维记忆多项式）模型[6]是将MP（Memory Polynomial，记忆多项式）模型[7]推广到并发双频场景，模型增加了两个频段之间的相互交叉项，能同时补偿自身交调和频段间互调。但是MP模型的建模精度较低[8-9]，基于MP模型扩展的2D-MP模型也存在同样的问题。

DDR（Dynamic Deviation Reduction，動态偏差截断）模型是一种精度更高的功放模型[10]。本文对DDR模型进行了改进，将其扩展到并发双频模式，并引入时延差参数，得出基于DDR模型的并发双频数字预失真模型，通过实验平台验证了其有效性。

2 并发双频数字预失真

2.1 单频段DDR模型

DDR模型和记忆多项式（MP）模型类似，也是一种简化Volterra级数模型[11]，对比MP，DDR模型精度更高，使用DDR模型进行DPD（Digital Pre-Distortion，数字预失真）可以取得更好的线性化性能。

DDR模型引入动态偏差，将过去时刻的信号分离成当前时刻的信号和一个动态偏差函数，动态偏差函数表达式为：

e（n， l）=x（n-l）-x（n） （1）

其中，x（n）是实时输入的信号，x（n-l）是之前的输入信号，e（n， l）表示两个信号之间的偏差。

将公式（1）代入Volterra级数模型，可以将模型等效分离成静态非线性分量ys（n）和动态非线性分量yd（n），表达式如公式（2）所示：

（2）

其中，vk为非线性阶数为k时对应的静态非线性特性系数，wk，r（l1， …， lr）为r阶动态非线性特性系数，K为非线性项的阶数，L是记忆深度。

结合实际情况，一般动态非线性分量会随着阶数的增高而迅速减少，通常情况下，为了取得建模精度与模型复杂度之间的平衡，会取“r=2”，得到的2阶DDR模型如公式（3）所示：

（3）

其中，K是非线性项的阶数，L是记忆深度，akl是非线性阶数为k、记忆深度为l时对应的DDR模型系数。

DDR模型的第一项是一般记忆多项式项，即为MP模型；剩下3项是交叉项，用于描述当前信号与时延信号之间的相互作用。实际使用时，交叉项的阶数与记忆深度通常要小于一般项的阶数与记忆深度。

2.2 并发双频段2D-DDR模型

在并发双频模式下，频率间隔“?ω=2ω”的功放双频输入信号x（n）可以表示为：

（4）

其中，x1（n）是低频段信号的复包络，x2（n）是高频段信号的复包络，T是信号的采样间隔。

将公式（4）代入公式（3），舍掉±ω以外的分量，并将同一频点的分量合并，就能得到低频段（-ω）和高频段（ω）的输出信号表达式，也就是2D-DDR模型。其中低频段的输出信号表达式为：

（5）

高频段输出信号的表达式为：

（6）

从2D-DDR模型可以看出，每个频段附近的失真产物不仅包括该频段信号自身产生的交调失真，还包括由于另一个频段信号同时存在而产生的互调失真。

3 并发双频段2D-DDR模型实验验证

为了完成2D-DDR模型的预失真实验，搭建了如图1所示的并发双频DPD系统，其中x（n）、y（n）、z（n）分别表示基带输入信号、PA输出信号和预失真信号。数字基带信号板输出两路峰均比为7.5 dB的20 MHz LTE信号，然后射频搬移至2 310 MHz和2 380 MHz，最后通过合路器进入GaN功放。

在实际应用中实现并发双频预失真时，发现由于电子器件精度或者信号处理问题，两条链路之间存在数个采样间隔的差距。设△tT1和△tT2为功放前链路的时延，△tR1和△tR2是反馈链路的时延，有高、低频段信号进入功放前的时延差是△T=△tT2-△tT1，实测系统的时延差范围在0～10个采样间隔。endprint

为观察时延对性能影响，对比实验结果，如表1所示。其中，时延单位为采样周期Ts，对于采样率为307.2 MHz的系统，采样周期Ts为3 ns，表格中成对给出了载波的低频/高频邻道的功率比的结果（ACPR（Adjent Channel Power Rate，邻信道功率比））。可见，并发双频段数字预失真算法对于两个频段之间进入功放前的时延（△tT1和△tT2）敏感，时延问题是实现并发双频预失真系统必须要解决的问题。

4 并发双频段TM-2D-DDR模型

为了解决时延对2D-DDR性能产生影响的问题，重新对实际进入功放的信号建模，如公式（7）所示：

（7）

?T是高、低频段信号进入功放前的时延差。由于?T是一个较小的值，可以将x2（nT+?T）表示为x2（n）附近2J个采样点的的线性插值[12]：

（8）

插值点数代表容忍的时延差范围，使用2J个点插值表示可以容忍±J个采样间隔内的时延误差。将公式（8）代入公式（5）、（6）即可得到能够容忍时延差的TM-2D-DDR预失真模型：

（9）

（10）

5 并发双频段TM-2D-DDR模型实验验证

对优化后的模型TM-2D-DDR再次进行对比实验验证。对比实验中的2D-MP模型采样参考文献[13]，同时结合公式（6）进行时延容忍优化而得到TM-2D-MP模型。预失真器中的2D-DDR、2D-MP模型参数设置均为：一般项阶数Kp=K=5，一般项记忆深度Lp=L=3，交叉项阶数Kq=Kr-Ks=3，交叉项记忆深度Lq=Lr=Ls=2，时延容忍长度J=2。

表2列出了使用不同功放模型预失真后的线性化性能，图4是不同功放模型预失真前后的频谱图。从实验结果可见，2D-DDR模型比2D-MP模型具有更好的线性化性能，而引入时延参数优化的TM-2D-DDR模型性能最好，ACPR改善幅度达到18 dB左右。

6 结论

本文提出了一种基于DDR模型的并发双频DPD模型2D-DDR，并在实现的过程中发现时延差会对DPD性能产生影响，在2D-DDR模型的基础上引入了时延差参数得到TM-2D-DDR模型。实验结果表明，在相同的情况下，2D-DDR模型相對于2D-MP模型，建模精度更高，线性化性能更好。另外，由于双频系统中存在的时延差会显著影响DPD性能，使用TM-2D-DDR模型可以很好地处理两个频段之间时延差的问题，优化DPD性能。

参考文献：

[1] ITU. IMT Vision-Framework and Overall Objectives of the Future Development of IMT for 2020 and Beyond[R]. 2015.

[2] W Chen， SA Bassam， X Li， et al. Design and linearizationof concurrent dual-band doherty power amplifier withfrequency-dependent power ranges[J]. IEEE Transactionson Microwave Theory and Techniques， 2011，59（10）： 2537-2546.

[3] M Hui， TJ Liu， YE Yan， et al. Synchronization study ofdigital predistortion for concurrent dual-band RF poweramplifiers[J]. Journal of Microwaves， 2012，28（5）： 69-72.

[4] R Negra， A Sadeve， S Bensmida， et al. Concurrent dual-band class-F load coupling network for applications at 1.7 and .14 GHz[J]. IEEE Transactions on Circuits & Systems II Express Briefs， 2008，55（3）： 259-263.

[5] NT Bhatti， MA Hiltunen， RD Schlichting， et al. Digital Predistortion for Concurrent Dual-Band Transmitters Using 2-D Modified Memory Polynomials[J]. IEEE Transactions on Microwave Theory & Techniques， 2013，61（1）： 281-290.

[6] L Ding， Z Yang， H Gandhi. Concurrent dual-band digital predistortion[C]//IEEE MTT-S International Microwave Symposium Digest. Canada， 2012： 1-3.

[7] D R Morgan， Z Ma， J Kim， et al. A generalized memory polynomial model for digital predistortion of RF power amplifiers[J]. IEEE Transactions on Signal Processing， 2006，54（10）： 3852-3860.

[8] A Zhu， P J Draxler， J J Yan， et al. Open-loop digital predistorter for RF power amplifiers using dynamic deviation reduction-based Volterra series[J]. IEEE Transactions on Microwave Theory & Techniques， 2008，56（7）： 1524-1534.endprint

[9] D Mirri， G Luculano， F Filicori， et al. A modified Volterra series approach for nonlinear dynamic systems modeling[J]. IEEE Transactions on Circuits & Systems I Fundamental Theory & Applications， 2002，49（8）： 1118-1128.

[10] A Zhu， P J Draxler， C Hsia， et al. Digital predistortion for envelope-tracking power amplifiers using decomposed piecewise Volterra series[J]. IEEE Transactions on Microwave Theory & Techniques， 2008，56（10）： 2237-2247.

[11] A Zhu， J C Pedro， T J Brazil. Thomas. Dynamic Deviation Reduction-based Volterra Behavioral Modeling of RF Power Amplifiers[J]. IEEE Transactions on Microwave Theory & Techniques， 2006，54（12）： 4323-4332.

[12] S A Bassam， A Kwan， W Chen， et al. Subsampling feedback loop applicable to concurrent dual-band linearizationarchitecture[J]. IEEE Transactions on Microwave Theory & Techniques， 2012，60（6）： 1990-1999.

[13] G Yang， F Liu， L Li， et al. 2D orthogonal polynomials for concurrent dual-band digital predistortion[C]//IEEEMTT-S International Microwave Symposium Digest. USA， 2013. ★endprint