基于DSP与光纤传输的图像处理平台设计

曹文喆

摘要：数据传输的快慢和处理时间的长短是实时图像处理系统的瓶颈问题，本文针对这些问题开展高速图像处理平台的研究，设计一套基于DSP处理器以及光纤传输的图像处理平台，实现数据在DSP与FPGA以及外接相机之间准确、高效、可靠的传输，满足复杂图像处理算法对硬件处理平台的运行需求。

关键词：TMS320C6678；图像处理；光纤传输

中图分类号：TN253 文献标识码：A 文章编号：1007-9416（2017）06-0198-02

1 引言

随着高帧频、高分辨率成像传感器在光电跟踪系统上的广泛应用，对图像处理系统性能要求越来越高[1]。特别是在复杂背景下的图像处理算法，所消耗的时间和软硬件资源比较多，使得采用原来的单核DSP处理器的图像处理系统的性能明显不足。为了保证图像处理的实时性，能够快速的获取图像脱靶量信息，应尽量减小传输延时，提高处理效率[2]。本文针对目前存在的传输延时长处理效率低问题，开展高速图像处理平台的研究。设计一套基于DSP处理器以及光纤传输的图像处理系统，满足多种复杂图像处理算法对硬件处理平台的运行需求。

TMS320C6678是TI公司新一代的8个核DSP[3]。具有两个显著特点，一是处理能力强，每个核的频率最高可达到为1.25 GHz，定点数据理速度可达320GMAC，浮点运算能力高达160GFLOP；二是芯片外设功能丰富，内部集成了HyperLink、PCIE、SRIO、千兆以太网等高速外设，方便与各种高速器件连接。由于这些特点，其广泛地应用在信号处理领域，是目前信号处理平台的主流选择。

采用光纤传输图像数据，具有以下优点。首先，光纤传输能够实现远距离传输，且传输的速度快，光纤的频带可达到5GHz以上；其次，光纤传输的抗干扰性能强，图像信号在传输过程中，不易受到外界因素的干扰；再次，光纤还具有体积小、重量轻等特点，传输线缆相对较小和轻，适合空间体积受限制场合。

2 系统框架

图像处理系统的框架如下图1所示，本系统中，可见光探测器或红外探测器采用标准的CameraLink接口，圖像数据通过LVDS线缆传送给光电转换模块。光电转换模块的作用是将图像数据信号通过FPGA解码然后编码发送给光电转换器件，光电转换器件将电信号转换为光信号发送给图像处理板，图像处理板上的转换器件再将光信号转换成电信号，由FPGA传输给DSP，DSP将处理完成后的图像数据以及目标信息传输给显示控制终端。

3 光电转换板设计

Camera Link是一种用于高速相机的标准串行通信接口，采用LVDS传输，具有Base、Medium与Full三种配置，根据不同传输速率要求，相机可采用不同的配置以及连接方式，本设计采用Base配置，4对差分数据线，1对时钟信号线，时钟信号设置为40MHz。该转换板上具有两路接口，可同时接受两路图像数据，相机端首先将28位的并行数据信号按7：1的比例将数据转换成4对差分信号进行传输，同样时钟信号也通过1对差分线传输，接收端使用差分转换芯片DS90CR286A将5对差分信号转换成28位的并行数据信号和1个时钟信号，28位的数据信号是由和24位图像数据信号和4位4位视频控制信号组成。FPGA负责图像数据打包成光电转换模块需要数据格式，通过光纤接口发送出去，光电转换板示意图如下图2所示。

4 图像处理板设计

图像处理板采用DSP+FPGA的架构，DSP选用8核的TMS320C6678，C6678 芯片 8 核协同工作，提高效率。FPGA选用XILINX公司的K7系列的XC7K325T，具有高速串行收发接口，支持多种高速串行总线，图像处理板框图如下图3。

在本设计中为 FPGA 配备两片1GB DDR3 SDRAM 存储器，保证了数据在本模块的处理与传输效率，FPGA通过光纤接口采集到图像数据后，可利用其并行处理的优势，完成图像数据的预处理，比如非均匀校正，中值滤波等。FPGA将预处理完的图像数据通过高速接口SRIO传输给DSP模块，由DSP进行下一步运算，实现一些高级复杂的滤波和处理算法，同样，本设计中给DSP 配置1GB的DDR3 SDRAM 存储器，可以实现高效存取图像数据，DSP将图像处理的结果回传给FPGA，FPGA将此结果与预处理完后图像数据叠加，然后通过数字转模拟的芯片，将图像数据转换成标准的PAL格式，外接监视器后，方便用户实时观测图像变化，以及目标的信息。

DSP与FPGA之间采用 SRIO传输图像传输，传输速率到达5GHz，在 4X 工作模式下的输出带宽达到 16Gbps[4]，SRIO 逻辑层协议定义了两种传输操作的编程模型，分别为基于存储器映射的Direct I/O（LSU）和基于端口的 Message Passing（CPPI）。本设计中选用LSU 模式，该模式传输方式简单，需配置好目标器件 ID号，数据长度和目的地址，由硬件进行分包拆包，软件开销小，传输效率高，适合高分辨率图像数据传输。

本设计中FPGA作为主设备，按与DSP设定好的地址映射（0x80000000为起址），连接建立后，FPGA以SWRITE的模式写入DSP（波特率 5Gbps），传输一幅图像数据所有的字节后，产生DSP中断所需的Doorbell信号，DSP收到该中断后，去设定的地址读取图像数据进行处理。同时，本设计DSP和FPGA之间还留有EMIF16并行传输接口，主要用来传输基本的控制命令和图像处理结果数据。本设计选用了 EMIF16 的 CE0区与外部进行通信，CE0所对应的外部地址空间为0x70000000-0x73FFFFFF，具有64MB的寻址空间，根据系统需求，这里划分256字节供DSP读FPGA数据，划分256字节供DSP往FPGA写数据。DSP 配置好相关的软件寄存器，当其发起读写时，FPGA可根据地址总线EMIFA[15：0]以及EMIFCE、EMIFWE、EMIFOE等相关的读写控制信号的变化来判断DSP的操作，从而对数据总线EMIFD[15：0]进行操作，取走数据或挂上数据。endprint

DSP的開发采用TI公司CCS5.5软件和C语言，在CCS中可完成代码的编写、编译、调试、测试等工作。FPGA的开发采用Xilinx公司的vivado15.4软件和硬件描述语言verilog，进行逻辑设计和开发。

5 结语

本设计采用当前主流的多核DSP以及大容量高速接口的FPGA，可接入标准Camera Link相机，图像数据采用光纤传输的方式，DSP与FPGA间采用SRIO与EMIF接口通信，设计简单、性能稳定，可实现图像数据的高速数据传输，设计成熟，有利于工程实现及应用。

参考文献

[1]孙科林.基于多核DSP的实时图像处理平台研究[D].成都： 电子科技大学，2012.

[2]俞健.多核DSP图像处理系统的硬件设计[D].北京：中国科学院大学，2013.

[3]Texas Instruments.TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor[K].USA： Texas Instruments.2010

[4]SPRUGW1.Key Stone Architecture Serial Rapid IO（SRIO）User Guide.USA： Texas Instruments.2010.

Abstract：The speed of data transmission and the length of the processing time are the bottleneck of real-time image processing system.To solve these problems ，we designed a set of image processing platform based on DSP and optical fiber transmission for real-time image processing system， so the data between DSP and FPGA， and an external camera can accurate， efficient and reliable transmission.this platform meet he operation requirements of complex image processing algorithm for hardware processing platform.

Key Words：TMS320C6678；image processing；optical fiber transmissionendprint