宽带数字信道化接收机算法研究与硬件实现

刘昕卓+米胜男+曲志昱+司伟建

摘要： 对宽带数字信道化接收机进行了理论研究与硬件实现。 该系统模型采用多相滤波结构， 使用IFFT算法简化信道化多相滤波器结构与参数， 并对各个信道进行下变频产生基带信号以便后续信号识别分析处理， 信道化频带划分采用均匀且相邻信道50%交叠的方式。 该系统硬件采用A/D转换芯片和FPGA芯片实现， A/D转换芯片完成宽带信号采集， FPGA芯片完成相关算法软件实现。 该接收机结构具有设计灵活、 实现简单、 计算效率高、 实时处理能力强、 计算量低、 FPGA硬件资源少等优点。

关键词： 接收机； 信道化； 多相滤波； IFFT； FPGA

中图分类号： TN971+.1 文献标识码： A文章编号： 1673-5048（2017）01-0068-06[SQ0]

0引言

国内外对宽带接收机的研究及应用发展至今，

已由过去的模拟接收机转变为数字信道化接收机。 日益复杂的电磁环境要求宽带接收机具有大动态范围、 大带宽、 实时性、 灵活性、 高灵敏度等特点[1-3]， 而宽带数字信道化接收机能够满足这些需求， 因此是电子战接收机的必然选择。

宽带数字接收系统主要完成宽带信号数字信道化、 信号测频及脉冲压缩信号识别， 信道化接收是保证后续信号处理的关键步骤， 因此信道化接收机的理论研究与实现一直是过去乃至今后电子战接收机的研究重点。 本文针对宽带数字接收系统的数字信道化做了理论分析， 按照推导出的数学模型分别做了Matlab仿真验证及FPGA门电路的硬件实现， 验证了该结构的算法和性能。

1接收机数字信道化算法模型

1.1接收机数字信道化高效实现结构

数字信道化的核心思想是把一个带宽较宽的信道划分为多个带宽相对窄的子信道， 并利用抽取器在输出端得到低速率子带信道网络[4]。 本文使用的信道化方法的基本原理是利用数字滤波器组将瞬时带宽均匀划分为多个子带， 并同时对多个子带信道内的信号进行高效处理， 可对瞬时带宽内的信号进行全概率接收， 并具有多信号并行处理能力。

根据图4所示， 考虑宽带信号中频与带宽， 根据带通采样定理， 设定系统采样时钟为1 500 MHz， 考虑到系统性能及硬件资源，设定信道数K=32， 抽取倍数M=16， 多相滤波器阶数为191阶， 后续硬件及软件设计都使用此参数设计。

1.2信道化频带划分方式

信道化频带划分方式一般采用信道3 dB交叠或信道间无交叠的方式， 但由于实际滤波器无法做到锐截止、 信道间存在盲区、 无法全带宽覆盖等原因， 会造成漏警[5]。 考虑到以上问题及硬件资源， 选择相邻信道50%交叠的滤波器组， 如图5所示。 而针对滤波器过渡带引起的模糊问题可利用相邻信道输出的幅度特性， 并采用瞬时频率测量（IFM）方法判断信号所在的真实信道[6]。

2接收机数字信道化硬件设计

2.1硬件系統设计框图

硬件系统主要通过FPGA门电路实现外部器件控制及对A/D转换芯片的数据采集和处理， 硬件系统设计框图如图6所示。

硬件设计思想如下： 宽带单端信号经巴伦型变压器TC1-1-43A+转换为单端阻抗50 Ω的差分信号， 并输入A/D转换芯片ADC10D1500采样量化后变为数字量， 将数字量输入给FPGA芯片EP3SL200F1152进行后续数字信道化等信号处理过程。

核心信号处理芯片FPGA芯片选用ALTERA公司Stratix III系列EP3SL200F1152型号， 具有低功耗、 高性能、 大容量等特点[7]。 芯片包括80 K个自适应逻辑模块， 200 K个等价逻辑单元， 468个M9K存储器模块， 36个M144K存储器模块， 4 000个 MLAB ， 159 120个寄存器， 7 668个嵌入式存储器， 576个18×18乘法器， LVDS速率可达1.6 Gb/s。

2.2宽带输入信号接口硬件设计

为保证高采样率和大动态范围， ADC10D1500的信号输入采用差分形式。 差分信号可以滤掉由电源和地引入偶次谐波分量、 共模干扰噪声等干扰信号， 有利于提高A/D转换芯片的性能。 设计采用变压器耦合的方式将单端信号转变成差分信号， 变压器选择的是MiniCircuits公司的TC1-1-43A+变压器， 其工作频率范围650～4 000 MHz， 这样既可以消除模拟信号中的直流分量， 又可以提高耦合质量[8]， 硬件设计如图7所示。

2.3A/D转换芯片硬件接口设计

ADC10D1500为双独立通道、 采样频率高达1 500 MHz的高速ADC芯片。

通过FPGA的1.8 V供电的BANK上的引脚将其配置成1∶2 Demux 及Non-DES工作模式。 该模式将ADC10D1500每一个通道采样频率配置成1 500 MHz， 同时输出两个采样点数据DI和DId， 且为双边缘数据， 因此数据速率为750 MHz， 随路时钟为375 MHz， 时序图如图8所示。

LVDS（Low Voltage Differential Signal）为低压差分信号技术， 单通道信息传输速率高达数百兆比特/秒， 具有高速、 低功耗、 低噪声和低成本等优点， 正逐渐成为宽带高速系统设计的首选接口标准[9]。 设计中ADC10D1500输出数据与时钟电平模式为LVDS电平， 与FPGA芯片中2.5 V供电的LVDS接收器的专用引脚相连。

ADC10D1500所需电源为1.9 V， 静态功耗大， 使用线性电源LT1764-1.9为其供电， 降低了A/D转换芯片工作后引入的噪声， 同时保证了系统功耗。

3接收机数字信道化的FPGA软件设计

根据图8所示的ADC10D1500工作模式和FPGA芯片LVDS接收器的时序以及算法结构编写软件， 软件实现框图如图9所示。

3.1LVDS接收器参数设计

根据设定的ADC10D1500转换芯片的工作模式， FPGA的LVDS接收器的实现使用Altera公司提供的IP核ALTLVDS_RX， 配置LVDS接收器IP核参数如下： 设定通道数为20， 解串因子为8， 输入数据速率为750 MHz， 输入时钟速率为375 MHz。

3.2解码及通道变换模块

ADC10D1500的输出数据形式是二进制偏移码， 需要将其转换为补码形式以便后续数据处理， 解码方法为将输入偏移码数据的最高位取反， 其他位保持不变。

输入数据经过FPGA芯片的LVDS接收器接收实现了抽取倍数M=16的抽取， 数据速率降低为采样速率的1/16， 为93.75 MHz。 要实现32通道信道化结构还需要进行通道变换， 将16通道数据变为32通道数据。 具体步骤如下： 在第一个时钟周期（93.75 MHz）， 将LVDS接收器接收到的16通道偏移码数据解码成补码形式； 在第二个周期， 将这16通道数据的补码结果延迟一个时钟周期作为通道15到通道0的数据， 当前输入的16通道数据的补码结果即为通道31到通道16的数据， 从而实现将16路数据变成32路数据的功能。

3.3多相滤波模块

按照图5中信道1的形式设计原型滤波器， 使用Matlab软件中的FDATool生成滤波器系数。 设置的参数如下： Special order为191， fs为1 500 MHz， Fpass为23.437 5 MHz， Dpass为46.875 MHz， Wpass为2， Wstop为25。

根据图4的多相滤波结构， 191阶滤波器分配到每个通道的滤波器系数为6个， 并且需要在滤波器各个系数之间插零， 因此将各个信道输入数据分别延迟1～11个时钟， 选择其中的第1， 3， 5， 7， 9， 11个时钟与6个滤波器系数做卷积运算， 即乘加运算， 如图10所示， 每个通道使用3组乘加IP核ALTMULT_ADD（图中虚线部分）做乘加运算后再求和。

3.432点IFFT模块

IFFT 算法与FFT相近， 按照时间抽取主要分为基-2算法、 基-4算法和分裂基算法等。 分裂基算法在高速电路中实现起来比较困难； 相比于基-2算法， 基-4算法无法进行2n（n为奇数）点FFT/IFFT运算[10～11]； 而基-2算法具有结构简单、 容易实现、 抽取地址生成难度低、 适合并行运算等优点。 基于以上分析， 设计的IFFT 实现结构采用基-2算法。

3.5仿真验证

为验证结构信道化算法的正确性， 分别进行Matlab软件算法仿真验证和Modelsim仿真， 其中Modelsim仿真用来验证FPGA门电路硬件设计的正确性。 由于采样后的信号关于fs/2=750 MHz对称， 因此将1 500～ 750 MHz按照圖5划分信道， 信道号为0～15。

（1） 将线性调频信号作为宽带中频信号， 信号参数为fs=1 500 MHz， f0=1 218 MHz， B=20 MHz， PW=8.192 μs， Matlab仿真图如图11（a）所示， Modelsim仿真如图11（b）所示。

该信号实际应出现在第6信道， 观察到Matlab仿真结果与Modelsim仿真结果都位于6信道上， 波形图与实际线性调频信号保持一致。

（2） 将常规信号作为宽带中频信号， 信号参数为fs=1 500 MHz， f0=984 MHz， Matlab仿真图见图12（a）， Modelsim仿真见图12（b）。

该信号实际应该出现在第11信道， 观察到Matlab仿真结果与Modelsim仿真结果都位

于11信道上， 波形图与实际常规信号保持一致。

4结论

重点研究了基于多相滤波结构的数字信道化接收机结构在FPGA上的硬件实现， 将乘加运算、 LVDS接收器等部分通过调用IP核来实现。 系统具有计算效率高、 实时处理能力强、 计算量小、 硬件资源消耗少等优点， 可以广泛应用在电子战、 军用通信、 民用通信等领域。

参考文献：

[1] 龚仕仙， 魏玺章， 黎湘. 宽带数字信道化接收机综述[J]. 电子学报， 2013， 41（5）： 949-959.

Gong Shixian， Wei Xizhang， Li Xiang. Review of Wide Band Digital Channelized Receivers[J]. Acta Electronica Sinica， 2013， 41（5）： 949-959. （in Chinese）

[2] Block F J. Performance of Wideband Digital Receivers in Jamming[C]∥Military Communication Conference， Washington， DC， 2006.

[3] AbuAlSaud W A. Efficient Wideband Digital FrontEnd Transceivers for Softwoare Radio Systems[D]. Atlanta： Georgia Institute of Technology， 2004.

[4] AbuAlSaud W A， Stuber G L. Efficient Wideband Channelizer for Software Radio Systems Using Modulated PR Filterbanks[J]. IEEE Transactions on Signal Processing， 2004， 52（10）： 2807-2820.

[5] 陈涛， 刘颜琼， 岳玮. 偶型排列宽带数字信道化接收机[J]. 通信技术， 2011， 44（5）： 42-43.

Chen Tao， Liu Yanqiong， Yue Wei.WideBand Digital Channelized Receiver Based on EvenArrangement[J].Communications Technology， 2011， 44（5）： 42-43. （in Chinese）

[6] 陈涛， 岳玮， 刘颜琼， 等. 宽带数字信道化接收机部分信道重构技术[J]. 哈尔滨工程大学学报， 2011， 32（12）： 1610-1616.

Chen Tao， Yue Wei， Liu Yanqiong， et al. Research on Partial Channel Reconstruction Technology Based on a WideBand Digital Channelized Receiver[J]. Journal of Harbin Engineering University， 2011， 32（12）： 1610-1616. （in Chinese）

[7] 唐玉蓉. 基于 FPGA 的高速数据采集系统的设计与实现[D]. 北京： 北京邮电大学， 2012.

Tang Yurong. Design and Implementation of HighSpeed Data Acquisition System Based on FPGA[D].Beijing： Beijing University of Posts and Telecommunications， 2012.（in Chinese）

[8] Jayamohan U. 射频采样 ADC 输入保护： 这不是魔法[J]. 今日电子， 2015（7）： 26-29.

Jayamohan U. RF Sampling and ADC Input Protection： It Is Not Magic[J]. Electronic Products， 2015（7）： 26-29. （in Chinese）

[9] 赵秋明， 王龙飞， 翟江辉. 基于 LVDS 技术的高速数据传输系统设计[J]. 计算机测量与控制， 2012， 20（11）： 3035-3037.

Zhao Qiuming， Wang Longfei， Zhai Jianghui. Design of HighSpeed Data Transmission System Based on LVDS[J]. Computer Measurement & Control， 2012， 20（11）： 3035-3037. （in Chinese）

[10] 蘇斌， 刘畅， 潘志刚. 基于 FPGA 的高速浮点 FFT/IFFT 处理器设计与实现[J]. 中国科学院大学学报， 2015， 32（2）： 259-263.

Su Bin， Liu Chang， Pan Zhigang. Design and Implementation of HighSpeed Floating Points FFT Processor Based on FPGA[J].Journal of University of Chinese Academy of Sciences， 2015， 32（2）： 259-263.（in Chinese）

[11] 荣瑜， 朱恩. 一种高性能 FFT 蝶形运算单元的设计[J]. 东南大学学报（自然科学版）， 2007， 37（4）： 565-568.

Rong Yu， Zhu En. Design of HighPerformance FFT Butterfly Unit[J].Journal of Southeast University （Natural Science Edition）， 2007， 37（4）： 565-568.（in Chinese）

[HJ*3][HJ][JZ（]Wideband Digital Channelized Receivers Algorithm

Research and Its

Hardware Implementation

Liu Xinzhuo， Mi Shengnan， Qu Zhiyu， Si Weijian

（College of Information and Communication Engineering， Harbin Engineering University， Harbin 150001， China）

[HT]Abstract： The theoretical research and hardware implementation of wideband digital channelized receiver are carried out. The algorithm model of this system adopts the polyphase filters structure. The IFFT algorithm is used to simplify the structure and the parameters of channelized polyphase filters， and to make down conversion for each channel to produce baseband signal for subsequent signal recognition and analysis. The equal and adjacent channel 50% overlapping pattern is used to divide the channel band. The A/D conversion chip and FPGA chip are used to implement the hardware of this system. The A/D conversion chip is used to get the wideband signals， and the FPGA chip is used to complete the software algorithm. This receivers structure have many advantages， such as flexible design， simple implementation， high computational efficiency， strong realtime processing capability， low computational complexity and less FPGA hardware resources.

Key words： receiver； channelization； polyphase filter； IFFT； FPGA

·简讯·

迪尔公司确认2016年将完成

激光制导“响尾蛇”导弹的研制

德国迪尔BGT防务公司预计在2016年完成激光制导“响尾蛇”（LaGS）空面导弹的方案设计， 较预期晚了两年。 LaGS计划装备德国空军帕那维亚“狂风”战斗机和欧洲战斗机“台风”平台。

迪尔BGT公司的一名官员称， 目前公司在帕那维亚“狂风”战斗机上成功完成了验证半主动激光对目标锁定能力的LaGS系留挂飞等一系列试验，而截至目前还未进行任何实弹发射试验。实弹发射可能会延期到2016年底或2017年。

LaGS作为公司投资的一个研发项目，创新性地改变AIM-9L“响尾蛇”空空导弹（AAM）的角色，使其成为一种精确空面武器系统。LaGS方案用新型半主动激光导引头和新型蓝宝石头罩替换了AIM-9L的红外导引头，新导引头和头罩都是迪尔BGT公司研发的。导弹的剩余部分——重9.5 kg的WDU-17/B环形高爆破片连续杆战斗部、 固体推进剂火箭发动机、 舵面和舵机保持不变。

LaGS导弹保留了DSU-15A/B主动光学目标探测器激光近炸引信，该引信将会因为碰撞起爆而失去作用。本次改装后的交付产品具有一个改进的前部制导和控制装置（GCU）， 其外形和接口与标准“响尾蛇”导弹完全相同，从而降低了采办和集成的成本。 因此， LaGS可由许可携带AIM-9L系列武器的所有平台和武器挂点携载。

迪尔公司正在将LaGS导弹作为在时敏目标环境中的近距离空中支援/城市近距离空中支援作战时使用的昼/夜精确能力来销售。目前的战斗部对包括轻型装甲车和炮车、防空系统、小型海上船只和固定翼/旋转翼平台等在内的地面轻型装甲目标具有效果。LaGS空对面圆概率误差（CEP）的精度规定为1 m，导弹有能力同固定目标和移动目标交战。

LaGS导弹可集成到飞机的空空武器挂点上，且无需对发射平台作任何改装。在作战行动中，“LaGS可通过载机照射、 其他飞机或地面装置的第三方激光指示进行发射”，迪尔BGT公司的一名官员说。

LaGS導弹方案最初是为满足德国空军的低成本精确武器需求而制定的，但LaGS方案也适用于所有的AIM-9L， L-1和L/I-1空空导弹用户，他们因下一代空空导弹进入其空军服役而可能从执行新任务的传统导弹中受益。

随着“彩虹”-T成为其主要的近距空空导弹， 德国空军预期会把LaGS的能力赋予其库存内所有的AIM-9L/I-1导弹。

该官员说， 迪尔BGT公司还为“彩虹”-T导弹的联盟国家（加拿大、德国、希腊、意大利、挪威和西班牙）研发了新型软件， 使“彩虹”-T空空导弹具备空对面作战能力。“从飞行员的人机界面上为‘彩虹-T选择对地攻击选项， 将启动导弹中预先装载的空面软件，攻击地面目标。 新软件能启动使用导弹的某些性能， 同时禁止使用其他一些性能，从而改变导弹的末端交战性能。”

迪尔BGT官员称，公司正在考虑给“彩虹”-T导弹现有的红外成像导引头组件增加半主动激光能力。

2004年3月，德国迪尔BGT防务公司和雷神导弹系统公司组成了50∶50的合资公司， 即迪尔-雷神导弹系统公司， 为国际市场上提供新型AIM-9L/M“响尾蛇”红外制导空空导弹的翻新和现代化型号。

20世纪60年代初以来， 迪尔BGT防务公司为欧洲的北约军队制程了35 000多枚AIM-9B，AIM-9B/FGW Mod.2，AIM-9L，L/1和L/I-1等型号的“响尾蛇”导弹。

AIM-9B和AIM-9L型号由美国海军研发，其生产许可由迪尔BGT防务公司获得。AIM-9L的所有后继型号（直到最近的AIM9L/I-1）由迪尔公司研发。

（周江阳王秀萍）

以下内容还要不

[1] 龚仕仙， 魏玺章， 黎湘. 宽带数字信道化接收机综述[J]. 电子学报， 2012， 41（5）： 949-959.

[2] Block F J. Performance of wideband digital receivers in jamming[C]∥Military Communications Conference， 2006. MILCOM 2006. IEEE. IEEE， 2006： 1-7.

[3] Abu-Al-Saud W A E. Efficient Wideband Digital Front- End Transceivers for Software Radio Systems[J]. 2004.

[4] Abu-Al-Saud W A， Stüber G L. Efficient wideband channelizer for software radio systems using modulated PR filterbanks[J]. Signal Processing， IEEE Transactions on， 2004， 52（10）： 2807-2820.

[5] 陈涛， 刘颜琼， 岳玮. 偶型排列宽带数字信道化接收机[J]. 通信技术， 2011， 44（04）： 42-43.

[6] 陈涛， 岳玮， 刘颜琼， 等. 宽带数字信道化接收机部分信道重构技术[J]. 哈尔滨工程大学学报， 2011， 32（12）： 1610-1616.

[7] 唐玉蓉. 基于 FPGA 的高速数据采集系统的设计与实现[D]. 北京邮电大学， 2012.

[8] Jayamohan U. 射频采样 ADC 输入保护： 这不是魔法[J]. 今日电子， 2015， 7： 004.

[9] 赵秋明， 王龙飞， 翟江辉. 基于 LVDS 技术的高速数据传输系统设计[J]. 计算机测量与控制， 2012， 20（11）： 3035-3037.

[10] 苏斌， 刘畅， 潘志刚. 基于 FPGA 的高速浮点 FFT/IFFT 处理器设计与实现[J]. 中国科学院大学学报， 2015， 32（2）： 259-263.

[11] 荣瑜， 朱恩. 一种高性能 FFT 蝶形运算单元的设计[J]. 东南大学学报： 自然科学版， 2007， 37（4）： 565-568.