基于AD9914的多波形产生器的设计与应用

付道文，罗 明

(西安电子科技大学，陕西 西安 710071)

基于AD9914的多波形产生器的设计与应用

付道文，罗 明

(西安电子科技大学，陕西 西安 710071)

针对AD9914控制器，提出了地址设计方法和通用的异步并行接口设计，使得该控制器不再限于控制AD9914产生单一种类的信号，而是可以产生单频率信号、线性调频信号和相位编码信号，同时这些波形既可以是连续波信号也可以是脉冲信号，阐述了高实时性的系统结构，适用于产生频率捷变脉冲雷达信号，并给出了硬件产生的雷达波形效果。

雷达信号；AD9914控制器；现场可编程门阵列；直接数字合成

0 引 言

现代战场形势复杂多变，随之而来的电磁环境也复杂多样，电子战装备为具有更高的抗干扰性能，不得不提出更高的要求，以抵御来自复杂多变的环境干扰。在现代战场上，雷达作为“电子眼”，发挥着巨大的作用，也决定着其重要地位[1-7]。雷达信号源[8-9]作为雷达系统中的核心，起着举足轻重的作用。随着雷达在军事和民事中的应用越来越广泛，对现代雷达信号产生技术也就提出了更高的要求，雷达信号源的设计对整个雷达系统的作用也日益体现。雷达信号源可以通过专门的频率合成技术[10]来产生，频率合成技术包括：直接频率合成、锁相环频率合成和直接数字频率合成等。

直接数字频率合成(DDS)技术[11-12]是一种新式的信号合成技术。它具有灵活多变、频率分辨率高、操作方便、频率切换速度快、输出相位噪声低、全数字化实现、参数可编程、重量轻、体积小、便于集成等诸多优点，使得其广泛应用于雷达信号设计方面。本文采用现场可编程门阵列(FPGA)设计直接频率合成芯片AD9914控制器。

1 应用系统结构

通常脉冲雷达信号的重复周期是几μs至几百μs，图1所示为二相编码雷达脉冲信号，码元宽度为1 μs，这就使得雷达系统的实时性要求很高。一般采用微处理器直接控制AD9914不能满足要求，采用FPGA控制是一种极好的解决方案。

为了简化微处理器操作，本文提出基于图2所示的应用系统结构。FPGA作为微处理器控制AD9914的中间桥梁，负责解析微处理器下发的指令，从而控制AD9914产生各种所需的雷达波形。为了叙述方便，不作更多的说明，以下将AD9914控制器简称为控制器。微处理器与控制器之间的数据通讯采用异步并行接口，而在微处理器端的LOAD、INT1和INT2引脚用于实现频率捷变脉冲信号。

2 AD9914控制器整体结构

2.1 控制器内部结构

整个控制器主要是由地址先进先出(FIFO)模块、数据FIFO模块、译码单元、控制单元、OSK处理单元、IOUPDATE处理单元、OSK沿处理单元和随机存储器(RAM)地址生成单元组成，如图3所示。

地址FIFO模块的功能是作为地址指令的缓存，控制器地址FIFO缓存处理器传送过来的地址指令。

数据FIFO模块的功能是缓存数据指令，控制器数据FIFO缓存处理器传送过来的数据指令。

译码单元的功能是对地址FIFO和数据FIFO空间内缓存指令逐一地进行译码操作。

控制单元的功能是负责控制脉冲重复周期、脉冲宽度和码元宽度以及对各种类型的波形控制，译码单元和控制单元是整个控制器的核心部分。

OSK处理单元的功能是控制AD9914引脚OSK的输入电平，以便对芯片进行选择允许还是禁止输出。

IOUPDATE处理单元的功能是控制AD9914引脚IOUPDATE的输入电平，以便对芯片进行更新操作。

OSK沿处理单元的功能是分别检测脉冲的起始时刻和结束时刻，以短脉冲的形式将相关信息传递给处理器。

RAM地址生成单元的功能是当系统需要产生相位编码雷达信号时，存储在RAM中的数据就会有序地被读出来，而这些数据预先存储在RAM中，并且与相位编码信息密切相关。

此外，控制器还提供处理器对AD9914芯片的功耗和复位控制，并且兼容8 bit 和 16 bit 异步并行存储接口。

总结：微控制器发送指令至FIFO缓冲器，指令包含地址信息和数据信息。当微处理器以短脉冲的形式发送加载LOAD信号至AD9914控制器后，控制器内的译码单元将地址FIFO和数据FIFO空间内的缓存指令逐一取出并有序地对其进行译码，直至FIFO缓冲空间内的指令被执行完为止。控制单元根据译码的结果对AD9914进行相应的操作，从而产生所需的雷达波形。该控制器极大地简化了微处理器的操作，将所有的时序和控制操作交付至控制器，以控制AD9914产生高性能的雷达信号。开发该AD9914控制器使用的软件是ISE14.7，采用Verilog HDL语言，图4为设计截图。

2.2 AD9914控制器地址设计

根据图3控制器内部结构，本文采用的AD9914控制器地址分配空间如表1所示。

其中ADDR和DATA分别是根据图2所示AD9914的输入地址和数据。下面详细讲解各部分地址的作用，本文中的数据均采用十进制。

(1) 地址空间0～111：直接映射至AD9914内部寄存器，对该地址空间写操作，将直接对AD9914寄存器操作。该控制器兼容对AD9914进行8 bit和16 bit异步并行写操作，根据地址202操作，可对数据位进行选择。

(2) 地址128：微处理器发送码元宽度指令信息至控制器。有效数据是32位，此操作应控制AD9914产生相位编码脉冲信号。

(3) 地址129：微处理器发送脉冲宽度指令信息至控制器。有效数据是32位，此操作应控制AD9914产生脉冲信号。

(4) 地址130：微处理器发送脉冲重复周期指令信息至控制器。有效数据是32位，此操作应控制AD9914产生脉冲信号。

(5) 地址131：微处理器发送脉冲重频抖动指令信息至控制器。有效数据是32位，此操作应控制AD9914产生脉冲信号。

(6) 地址132：微处理器发送AD9914内部寄存器更新操作至控制器，由于不要提供数据，数据位无效。

表1 AD9914地址空间详细分配示意图

(7) 地址192：微处理器发送AD9914的省电控制操作至控制器。最低数据位为1时，开启省电操作；为0时，省电操作忽略。

(8) 地址193：微处理器发送AD9914的复位控制操作至控制器。最低数据位为1时，复位操作有效；为0时，复位操作忽略。

(9) 地址194：微处理器发送设置AD9914的脉冲操作至控制器。最低数据位为1时，产生脉冲信号；为0时，产生连续波信号。

(10) 地址195：微处理器发送设置AD9914的线性调频输出保持操作至控制器。最低数据位为1时，线性调频信号保持输出；为0时，操作忽略。

(11) 地址196：微处理器发送设置AD9914的线性调频扫频方向操作至控制器，以控制线性调频工作状态时的扫频方向——低扫频还是高扫频。

(12) 地址197：微处理器发送设置AD9914的OSK操作至控制器，手动设置AD9914的OSK引脚输入电平状态。

(13) 地址198：微处理器发送设置AD9914的单频模式操作至控制器，控制AD9914单频输出。低3位选择所需的Profile输出。

(14) 地址199：微处理器发送设置AD9914的线性调频模式操作至控制器，控制AD9914线性调频输出。最低数据位为1时，表示低扫频；为0时，表示高扫频。

(15) 地址200：微处理器发送设置AD9914的相位编码模式操作至控制器，控制AD9914相位编码信号输出。

(16) 地址201：微处理器发送设置AD9914的CFG操作至控制器。低4位控制AD9914的功能引脚CFG输入状态。此功能作为预留。

(17) 地址202：微处理器发送设置AD9914的数据位宽操作至AD9914控制器。最低数据位为1时，采用8 bit数据位宽操作；为0时，采用16 bit数据位宽操作。

(18) 地址空间2 048～4 095：对应Profile-RAM存储空间，微处理器可以修改其中内容，以实现更多形式的相位编码信号输出。有效数据是32位。

总结：当雷达系统需要产生线性调频[13]脉冲信号时，微处理器只需要将以下操作指令发送至AD9914控制器：

(1) 线性调频寄存器(对应地址16～35)，允许外部OSK引脚控制输出(对应地址1)和选择线性调频模式输出(对应地址为6)；

(2) 脉冲宽度(对应地址129)，脉冲重复周期(对应地址130)和脉冲重频抖动 (对应地址131)；

(3) 设置脉冲选择操作 (对应地址194)和选择线性调频模式 (对应地址199)。

同理，当雷达系统需要产生线性调频连续波信号时，只需要发送与线性调频相关的指令至AD9914控制器，而无需发送与脉冲相关的指令(如脉宽和禁止OSK引脚控制等)。产生单频信号和相位编码信号的过程类同。

2.3 频率捷变脉冲雷达信号产生过程

如图5所示，S1为频率捷变脉冲雷达[14-15]信号，先后产生雷达脉冲1，所对应的重复周期为T1；雷达脉冲2，所对应的重复周期为T2；雷达脉冲3，所对应的重复周期为T3。以上3个脉冲的信号频率、脉冲宽度和脉冲重复周期各不相同。由于较短的雷达脉冲重复周期为10 μs左右，这就使得在数μs空闲时间内，必须要对AD9914参数进行重新配置，这就极大提高了雷达系统对实时性的要求。

本文着力设计产生频率捷变脉冲雷达系统。根据图5所示，S1代表AD9914产生的频率捷变脉冲雷达信号，S2代表控制器发送给微处理器的脉冲起始信号，对应图2的控制器端的OSK_ri信号(也对应图2中微处理器端为INT1上升沿中断信号)，S3代表控制器发送给微处理器的脉冲结束信号，对应图2中控制器端的OSK_fa信号(也对应图2中微处理器端为INT2上升沿中断信号)，S4代表着微处理器发送给控制器加载指令信号，对应图2中的LOAD信号。

当控制器对AD9914合理配置时，AD9914芯片的功能引脚OSK的电平控制AD9914信号的输出。当OSK引脚输入为高电平时，AD9914芯片允许输出；当OSK引脚输入为低电平时，AD9914芯片禁止输出，所以控制器就可以通过改变OSK引脚的电平状态来控制AD9914输出脉冲信号。当OSK引脚的电平状态由0跳变成1时，允许AD9914输出，控制器的OSK沿处理单元模块就会捕获OSK引脚输出的上升沿，控制器再将OSK引脚上升沿信号以短脉冲OSK_ri(中断INT1)的形式反馈给微处理器，以告知微处理器控制脉冲的起始时刻。微处理器不断地检测INT1的中断信息，当微处理器接收到控制器发过来的INT1中断信号后，通过异步并行总线(地址ADDR信号线、数据DATA信号线和写WR信号线)方式可以将下一个脉冲的相关信息(如脉冲信号频率、脉冲重复周期和脉宽等)发送至控制器的指令缓存空间，也就是在时刻点①与时刻点②之间的时间内。AD9914的OSK引脚的电平状态由1跳变成0，禁止AD9914的输出，控制器的OSK沿处理单元模块就会捕获OSK引脚输出的下降沿，控制器再将OSK引脚下降沿信息以短脉冲OSK_fa(中断INT2)的形式反馈给微处理器，以告知微处理器控制脉冲结束的时刻。微处理器不断地检测INT2的中断信息，当微处理器接收到控制器发过来的INT2中断信号后，会通过短脉冲LOAD信号告知控制器此刻开始需要解码指令缓存空间的指令，这些指令包含着下一个脉冲的重复周期、脉宽和频率等信息，控制器解码时间是在时刻点②与时刻点③之间。

当控制器检测到微处理器发送过来的短脉冲LOAD信号时，在其内部就会触发对指令缓存空间的指令进行解码操作，这些指令会逐条有序地从FIFO指令缓存空间中取出，并被译码和执行，直至取空指令缓存空间。从指令解码的过程中，控制器有时需要发送一条或多条命令(如写寄存器操作)给AD9914，而解码过程是在时刻点②与时刻点③之间，在此期间内，AD9914是没有信号输出的，故不会影响当前脉冲的状态，从而达到频率捷变的效果。

3 雷达信号波形效果

由于产生脉冲雷达信号时需要考虑脉冲雷达信号的重复周期和脉冲雷达信号的脉宽，当需要统计所产生的脉冲数目时，就保证首个脉冲尽可能地完整、不能畸形，这就使得产生脉冲雷达信号较之连续波雷达信号更为复杂，考虑的因素也会更多。图6所示为示波器捕获通过控制AD9914产生的二相编码脉冲雷达信号，所设置信号的初相位为0和π。从图中可以清晰地区分出2种相位，并且所产生信号的质量很好，可以达到系统的要求。

雷达系统产生频率捷变雷达信号需要高度实时性。图7所示为示波器捕获通过控制AD9914产生的雷达信号，一共有3个脉冲雷达信号，前2个为二相编码脉冲雷达信号，最后一个是线性调频脉冲雷达信号。从雷达信号波形效果来看，信号从第2个脉冲变化为第3个脉冲时，第3个脉冲完整，并未发生信号畸形，而对于产生频率捷变脉冲雷达信号亦可达到同样的效果，只不过是修改频率参数。

4 结束语

本文的研究内容偏重于工程实践，力求达到“理论应用于实践，实践基于理论，真正达到理论与实践相结合”的设计要求。此设计的AD9914控制器可以适用于高实时性要求的雷达系统，并且通过控制器来控制AD9914产生各种雷达信号波形，可以产生单频率信号、线性调频信号和相位编码信号，同时这些波形既可以是连续波信号也可以是脉冲信号，囊括了大多数设计的要求，这也是本文的特色之处。在本文中，还着重分析和介绍通过此控制器控制AD9914产生频率捷变脉冲雷达信号，并且采用通用的异步并行接口，因此可以简易地嵌入实际工程实际中，此外，还可以封装成FPGA的IP核，使得设计更为高效。如果实际系统工程(不仅仅是雷达系统)使用AD9914作为信号源，那么本文所设计的AD9914控制器具有很强的工程实用性。

[1] 李倩.AD9910在雷达信号源中的应用[J].四川兵工学报,2013(7):19-21.

[2] 杨小勇,毛瑞娟,许林华.基于FPGA的AD9910控制设计[J].电子设计工程,2011(2):150-153.

[3] 崔竹,范照盛,胡志慧.基于AD9910的宽带LFM信号源设计[J].国外电子测量技术,2010(10):55-58.

[4] 杜玉华,丁骏.一种基于AD9910的高性能信号产生器的设计[J].常州工学院学报,2011(S1):6-11.

[5] 张克舟,陆洪涛,施敏良.基于AD9910的宽带捷变频频率合成器设计[J].国外电子测量技术,2011(8):73- 76.

[6] 时慧.基于AD9910的线性调频信号发生技术[J].科技信息,2010(17):423-426.

[7] Analog Devices Inc,AD9914 Datasheet[EB/OL].(2012-09-11).http://www.analog.com /media /en /technical-documentation/data-sheets/AD9914.pdf.

[8] 赵国庆.雷达对抗原理[M].西安:西安电子科技大学出版社,1999.

[9] 承德宝.雷达原理[M].北京:国防工业出版社,2008.

[10]恽小华.现代频率合成技术综述[J].电子学报,1995(10):148-151.

[11]徐晓东,王西锋,时芳,等.基于高速DDS芯片的宽带低杂散信号产生器的设计与实现[J].雷达与对抗,2007(4):32-35.

[12]陶益凡.基于DDS的信号发生器研制[D].南京:南京信息工程大学,2004.

[13]陈天乐,程翔.基于AD9914的线性调频连续波模块设计[J].电子制作,2015(5):20-22.

[14]宋全祥.频率捷变技术与单脉冲技术兼容的研究[J].现代雷达,1994(3):20-23.

[15]侯群.频率捷变技术在单脉冲雷达上的应用[J].无线电工程,1998(4):16-17.

Design and Application of Multi-waveform Generator Based on AD9914

FU Dao-wen，LUO Ming

(Xidian University，Xi’an 710071，China)

This article brings forward the address design method and current asynchronous parallel interface design for AD9910 controller,so the controller is no longer limited to control AD9914 to generate single type of signal but single frequency signal,linear frequency modulation signal and phase encoded signal,and these waveforms may be either continuous wave signal or may be pulse signal.This paper also expatiates the system architecture of high real-time characteristics,which is adapted to generate a frequency-agile pulse radar signal.Finally,radar wave effect generated by the hardware is given.

radar signal；AD9914 controller；field programmable gate array；direct digital synthesis

2015-11-10

TN741

A

CN32-1413(2017)01-0099-06

10.16426/j.cnki.jcdzdk.2017.01.022