龙芯2F主板的PI仿真优化

凡兆龙++王凯++车博山++郭鑫宇

摘要：在现代高速电路中，越来越高的时钟频率给板级电源完整性的设计带来了严峻的挑战。本文探讨了板级电源完整性设计的相关原理，针对一款自主设计的龙芯2F主板的电源网络设计中存在电源波动较大，PCB空间不足的问题，采用ANSYS旗下的电路仿真工具SIwave对其进行了优化，改善了系统的稳定性，降低了成本，达到了预期的需求。

关键词：ANSYS PI设计 仿真技术

中图分类号：TP332 文献标识码：A 文章编号：1007-9416（2016）10-0078-01

随着集成电路工作频率的提高、电源完整性（Power Integrity，简称PI）问题渐渐成为高速电路设计的瓶颈之一，关系着整个设计的性能优劣甚至成败[1]。工程上，由于系统电源平面并非绝对的导体，总是存在一定的阻抗，当瞬变电流流过该平面时，就会在路径两端产生一定的电压波动。PI设计的目的就是在无法降低瞬态电流的情况下，尽可能地降低电源平面的目标阻抗，从而使流过该平面的电流产生的电压波动减小，满足系统要求。

1 PI设计的理论依据

理论上，电源的目标阻抗指的是能满足负载的瞬态电流达到最大值，同时电源波动不超过最大允许范围时，电源分布网络（简称PDN）自身的阻抗[2]，由式 （1）得到。

式中，表示的是电源电压，反映负载芯片瞬态电流的最大值，这是一个和频率有关的参数，芯片生产商通常不会提供I/f曲线，在实际计算目标阻抗时，通常取芯片所有门电路同时翻转时的负载电流来近似，即

其中，是第n个IO脚的电流变化值。

传统设计中，设计人员往往依据经验来确定添加去耦电容的种类及数量，带有一定的盲目性及不确定性，可能会因添加电容数量、种类不恰当，导致产品PI无法满足要求或者PCB空间浪费。

2 PI设计的仿真优化

本文中待优化的是一款自主设计龙芯2F主板。龙芯2F是一款国产高性能64位CPU，IO工作电压3.3V[3]。为了节约PCB空间，降低成本，本文以3.3V的IO工作电压作为优化对象，介绍优化过程。

2.1 3.3V网络目标阻抗的估计

查询龙芯2F数据手册可知，芯片的单个IO脚电流变化为8mA，IO电压允许的最大变化范围为0.7V，3.3V引脚数为20个，假定极限情况下，所有的IO同时发生状态切换，则可以得到芯片IO最大工作电流160mA，根据式（1）可以得到龙芯2F3.3V IO电压的目标阻抗为4.375Ω。

2.2 優化前预处理

将待仿真的龙芯2F主板PCB文件导入SIwave 的工作区，设置仿真Port，截止频率以及收敛精度等参数，运行仿真，得到优化前3.3V网络的阻抗曲线。如图1所示。

由上图1可以看出，460MHz及982MHz两处有反谐振尖峰超过了目标阻抗（4.375Ω）。下一步需要通过对去耦电容组合的优化，使阻抗曲线被“压”到系统目标阻抗以下。

2.3 PDN的优化

运行SIwave工具，选择需要优化的去耦电容，设置电容的价格、型号及封装等属性。运行仿真，最终软件给出了一种最优方案，即仅需4个种类的，5只电容即可满足优化的指标，比优化之前需要的5种15只电容在种类和数量上都大大减少，成本也大大降低。为了验证优化效果，将策略1应用到PCB中，重新运行仿真，得到3.3V网络优化后的阻抗曲线，如图2所示。

由图2可以看到优化后，3.3V网络的阻抗分布曲线完全被控制在了目标阻抗4.375Ω以下，与预期相符合。

3 结语

本文在介绍了 PI设计原理的基础上，利用SIwave对国产龙芯2F主板的电源网络设计进行仿真分析，并给出了最佳优化方案。优化后的龙芯2F主板，能够稳定可靠地运行，目前已经应用到实际项目中。综上来看，ANSYS仿真工具的应用，缩短了开发周期，降低了设计的费用及失败风险，具有一定的工程应用价值。

参考文献

[1]于争.信号完整性揭秘[M].北京：机械工业出版社，2014.

[2]叶白云，贾福桢.一种时频域混合仿真的电源完整性分析方法[C].中国计算机学会第十二届计算机工程与工艺学术年会.45-47.

[3]龙芯2F处理器数据手册V1.0[S].中国科学院计算技术研究所，2008.

收稿日期：2016-09-16

作者简介：凡兆龙（1988—），男，安徽淮北人，硕士，助理工程师，研究方向：嵌入式。