装备电子设备边界扫描系列标准及测试性设计技术研究

刘萌萌,苏 峰,宋成军

(中国航空综合技术研究所 质量工程中心，北京 100028)

装备电子设备边界扫描系列标准及测试性设计技术研究

刘萌萌,苏 峰,宋成军

(中国航空综合技术研究所 质量工程中心，北京 100028)

随着新一代电子产品的复杂化和密集程度的不断提高，电路和系统的可测试性急剧下降，传统测试技术已经不能满足需要;针对我国军用电子设备的测试及诊断工作需求，通过对IEEE1149系列边界扫描测试标准进行了研究分析，分析各标准的特征范围、适用对象、各标准相互关系，可以分析梳理IEEE1149标准在我国军用电子设备测试性设计中的可行性和适用性，探索得到将边界扫描技术在测试性设计上的应用思路;将边界扫描技术应用于电子设备不同范围的测试设计，能有效地解决传统测试性设计的问题，能够提升诊断能力，缩减产品生产周期及研制费用。

测试；边界扫描；测试性设计；标准；数模混合电路

0 引言

电子系统和设备的保障性能是影响各武器装备作战效能的关键因素，并且随着新一代武器装备的日益复杂化，新型装备在研制过程中必须更多地考虑到将来测试维护的要求。而当前，随着半导体工艺的持续进步，元器件朝着小型化、表面贴装(surface mounted technology，SMT)等特征发展，超大规模集成电路得到了大量的使用，这使得武器装备电子设备具有很高的集成度和数字化程度。该特点使得印制电路板上的芯片管脚越来越密集，管脚距离越来越小，有的甚至完全成为隐性的不可达节点，降低了电路节点的物理可访问性，电路和系统的可测试性急剧下降，传统的测试技术已经远远不能满足需要，这给装备电子设备的故障诊断和测试提出了严峻的挑战。针对上述问题，JTAG(joint test action group，联合测试工作组)组织提出了边界扫描测试技术，其通过存在于器件输入输出管脚与内核电路之间的边界扫描单元(boundary scan cell，BSC)对器件及其外围电路进行测试，即以“虚拟探针”代替物理探针进行测试和故障诊断。该技术可提高器件的可控性和可观性，克服复杂集成电路测试的在物理访问限制上的技术障碍，为芯片集成度提高带来的测试难题提供有效且低成本的解决方法，有效解决传统测试性设计的问题。

本文基于我国武器装备诊断及测试需求，对IEEE1149系列标准进行研究分析，分析其在我国军用电子设备测试性设计中的可行性和适用性，并形成一种从板级到系统级的数模混合电路测试性设计方法。

1 IEEE1149系列边界扫描测试标准分析

随着技术的不断发展和应用，已形成IEEE1149系列边界扫描测试标准包括：《IEEE1149.1-2001测试访问端口与边界扫描结构》标准、《IEEE1149.4-2010 混合信号测试总线》标准、《IEEE1149.5-1995模块测试与维护总线(MTM总线)协议》标准、《IEEE1149.6-2003先进数字网络的边界扫描测试》标准、《IEEE1149.7-2009 紧凑型增强测试存取端口和边界扫描结构》标准。不同标准有不同的适用范围和目的，标准之间互相补充与兼容，共同为复杂集成电路的测试提供解决方案。

1.1 面向数字电路测试的IEEE 1149.1标准

IEEE1149.1全称为IEEE 标准测试访问端口与边界扫描结构(IEEE Standard Test Access Port and Boundary-Scan Architecture)，也称为JTAG标准，其是为数字集成电路和混合信号电路的数字信号部分定义的一组测试访问端口与边界扫描体系结构。是IEEE1149系列标准中最核心最基础的标准。该标准可为高复杂性数字集成电路和高密度装配的印制电路板的测试问题提供一套完整的、标准化的数字电路可测试性设计方法。

IEEE1149.1主要针对数字电路部分实现测试。其基本思想是在靠近集成电路(IC)的每一输入/输出(I/O)管脚处增加一个移位寄存器和锁存器单元，即边界扫描单元(Boundary Scan Cell， BSC)；以使IC边界的信号完全可控、可观测，实现对IC管脚状态的串行设定和读取，从而提供芯片级、电路板级乃至系统级的标准测试框架。IEEE 1149.1标准给出了一个边界扫描测试的基本结构，如图1。

在边界扫描系列标准IEEE1149中，IEEE1149.1是第一个、也是最基础最核心的标准，其对面向数字集成电路、及混合信号电路的数字部分的测试访问端口与边界扫描体系结构进行了定义，给出了边界扫描测试的基本原理、技术、要素和典型实现思路。是在系统、板级及芯片级各层次研究和应用边界扫描技术的基础性标准。

IEEE1149.1是目前整个IEEE1149标准中最基础、应用最广，而且得到的支持也最完善的子标准。有多种专用芯片支持边界扫描测试的实现，如TI公司研究生产了嵌入式测试控制器SN74LVT8980，以及能实现多链结构的扫描链连接器SN74ACT8997和SN74ACT8999等。同时主流芯片商的很多数字芯片系列中都有内置边界扫描单元的类型，尤其在现今使用的大规模集成芯片，如：MCU、DSP、FPGA、CPLD等可编程器件，均插入了边界扫描测试结构。另一方面，除了支持边界扫描的芯片外，目前已有上百种边界扫描测试工具用以支撑测试向量生成、测试向量加载、TAP控制器的在线编程等功能。

边界扫描技术在支持产品测试方面，提供测试类型包含器件完备性测试、集成芯片间的互连测试、功能测试及采样测试等。

1)器件完备性测试的应用对象是芯片的边界扫描结构和电路板的边界扫描通路，用于诊断芯片内部的扫描单元功能是否正常，即判断芯片本身的好坏，不对产品功能进行诊断的作用。

2)器件间互连测试用于测试器件管脚状态及器件间互连。在此方式中，引脚需要产生激励，如果电路正在正常工作，则会破坏电路的工作时序，造成系统紊乱，故该诊断方式仅能在系统不在工作状态时进行。可用于装备产品任务执行前/后的机内诊断如加电BIT、维护BIT等；以及外部测试设备的设计。在此种诊断模式下，停止产品运行，强制进入诊断模式。

3)功能测试包括自测试、内测试和簇测试。自测试和内测试主要是为了检查器件的片内逻辑是否正确。而簇测试针对的对象为非边界扫描器件，通过使用具备边界扫描机制的元器件为不具备该机制的元器件供给测试通路，实现测试。

4)采样测试即基于边界扫描的采样工作方式对引脚状态的实时读取。该方式一般用于可用于对底层数据源的监控；以及支持在线BIT及其他类型BIT中数据监测与采集部分的设计实现，也可为外部测试设备的设计提供测试端口。

1.2 面向模拟及数模混合信号电路测试的IEEE 1149.4标准

随着电子技术不断发展，只含有数字电路的电子系统逐渐被淘汰，很多大型复杂的电子系统中包括了模拟电路和数字电路以及混合信号电子电路。而IEEE 1149.1标准只支持数字边界扫描测试，不支持对模拟电路的测试。为解决这一难题，为扩展边界扫描技术的应用范围，IEEE标准化组织推出了IEEE1149.4标准(IEEE Standard for a Mixed-Signal Test Bus，混合信号测试总线标准)。它不仅兼容IEEE 1149.1标准，还扩展了模拟扫描测试资源，给模拟信号的测试提供虚拟测试接入，规范了模拟电路及混合信号电路的边界扫描测试。

IEEE1149.4标准的基本思想是将模拟边界模块加入到电路中模拟信号的输入输出引脚和核心电路之间，在电路中形成一系列虚触点，并在IEEE1149.1基础之上增添了一些模拟测试结构、测试指令和特殊约定，来实现对模拟及数模混合电路的测试。它可以和IEEE1149.1兼容，也可以说它是1149.1的一个超集。IEEE1149.4标准测试结构如图2所示。

图2 IEEE 1149.4标准测试结构

IEEE1149.4的应用同样要求被检测芯片内部设计需要边界扫描单元(BSC)，并且芯片构成扫描链。如果片内没有内置BSC单元，则需要对被检测芯片外扩边界扫描单元来进行有效的诊断。1149.4不但支持模拟信号的测试，也支持原先数字信号的测试功能。

IEEE1149.4支持的模拟信号边界扫描测试类型，主要包括简单互连测试、扩展互连测试以及内部测试等。其中简单互连及内部测试的基本目标都与1149.1类似。而其特有的扩展互连测试，也称为参数测试，其主要针对印制电路上分立元件的参数和电路模拟特性进行的测试，即可以利用该测试功能，实现对模拟特性参数的测量。

由于模数混合电路比数字电路复杂很多，它的测试难度和复杂性以及不可预知性都是数字电路测试中所不存在的。所以IEEE1149.4与IEEE1149.1相比并没有得到芯片设计者和制造厂商广泛的接受。目前除了支持IEEE1149.1标准的各芯片外，支持IEEE1149.4的产品主要有National Semiconductor公司生产的STA400芯片。但随着模数混合电路的复杂性、集成度的不断提升，以及对电路可靠要求的不断提高，应用数模混合边界扫描技术可以大大提高电子产品的测试性，IEEE 1149.4还是具有研究前景和应用价值。

1.3 板级通讯协议IEEE 1149.5标准

IEEE1149.5全称为模块测试与维护总线协议(IEEE Standard for Module Test and Maintenance Bus Protocol)，其定义了模块测试与维护总线(MTM 总线)。MTM 总线是用于电子设备的系统测试、诊断及维护的工业标准底板总线，其实质是将芯片及板级的边界扫描测试扩展到系统级。通过MTM总线能用相对较少的测试费用完成元件级、板级、子系统和系统级的测试维护，快速定位故障，特别是现场的测试维护，实现了系统在测试和维护方面的智能化。该标准已转化为国军标——GJB 5440-2005。

该标准中规定的MTM 总线协议，确定了在MTM 总线上子系统测试控制模块(MTM 总线主模块)与其余模块(MTM 总线从模块)之间的通信方法。通过MTM 总线，可传输测试与维护命令及串行数据。MTM总线可以作为整个测试与维护接口体系结构的一部分，该体系结构中还可以包括其他的测试总线。

1.4 面向交流耦合信号的IEEE 1149.6标准

随着千兆位通信协议使用的增多，以太网、同步光纤网络、同步光学技术和无线带宽等都广泛应用到了交流耦合技术，而这类信号的测试传统上需要在电路中设置预留测试点，使用高带宽逻辑分析仪、示波器等仪器来实现测试，测试方式复杂且耗时。IEEE 1149.1标准可以很好地解决器件直流引脚的测试问题，但是对于电路中普遍应用的交流引脚却是无能为力。同时，该类信号的故障类型(如差分管脚中正极管脚的开路、交流耦合结构中耦合电容的短路等)很多具有一定的隐蔽性，如不能及时做出诊断，势必会引起安全隐患。

为解决对高速数字网络中交流耦合差分信号的测试，IEEE推出了IEEE 1149.6标准。该标准兼容了IEEE 1149.1，对于已存在的边界扫描测试工作影响较小，具有高可靠性、高故障覆盖率和噪声抑制能力强等特点。通过新增的测试结构、测试指令和交流测试说明，可以检测交流耦合、差分信号传输路径上的器件开路、短路等多种类型故障。

国外对于IEEE 1149.6标准研究较多，技术相对成熟。在该标准提出之后，很多器件厂商都设计了符合该标准的芯片，同时也涌现出较多测试工具，可为IEEE1149.6的应用实现和推广提供支持，但目前国内对于该标准的研究与应用还相对较少。

1.5 面向多内核密集芯片/板级测试的IEEE 1149.7标准

IEEE 1149.7 (Reduced-Pin and Enhanced-Functionality Test Access Port and Boundary-Scan Architecture)是IEEE 1149系列标准的最新成员。其作为一种全新的双引脚测试与调试接口标准。除了保持与IEEE 1149.1的兼容之外，还改进了调试功能，并大幅降低了测试与调试引脚数的要求，使设计人员能够轻松测试并调试具有复杂数字电路、多CPU以及应用软件的产品。具体来说，其特点主要体现为如下几个方面。

1)相对于IEEE1149.1只有1个持续耗电状态，IEEE1149.7提供4种启用超低功耗装置的可选取功耗模式，该特点使得IEEE1149.7标准在板级测试或大规模集成系统测试中能够尽量减少对原系统的功耗需求。通过测试和调试需求设置功耗，既实现了对能源的节省，也降低了对原系统的干扰。

2)可于具有多个装置的系统中迅速存取特定装置。透过系统层级旁路执行，可大幅缩短扫描链，并直接改善效能。通过优化的扫描链设计，实现了对被测目标系统的快速定位和寻址，该特点可以应用于电子系统的故障诊断和定位，以及系统的自检设计。

3)采用星型拓扑(star topology)，简化装置间的联系，使得与被测系统的级联和集成得以简化，接口形式使用更灵活。

4)与IEEE1149.1所需的四引脚运行相比使用双引脚运行。由于现今的大多数系统皆集成多个IC，并有严格的尺寸限制，因此减少接脚数及信号线有助于设计人员达到体积尺寸目标，并便于加入其它功能接脚并/或降低封装成本。

这些特性使得IEEE1149.7标准在复杂处理器，多IP架构，低功耗测试，以及快速测试方面具备新的优势。同时，该标准得到了多家半导体集成电路制造厂商的大力支持和应用，促进了该标准在集成电路/芯片设计行业的迅速的发展。这些特点和优势使得该标准的应用越来越广泛，并且逐渐成为当前边界扫描技术发展的主流趋势。

2 基于边界扫描的混合电路系统级测试性设计技术

根据IEEE1149.1、IEEE1149.4及IEEE149.5(GJB 5440-2005)标准，可以给出一种基于边界扫描的数模混合系统级电路的测试性设计方法。该方法的基本思路为：针对数模混合电路特点，配置边界扫描单元，构建扫描链；并在此基础上通过统一的边界扫描TAP控制器和测试向量，实现对数字模拟混合电路的边界扫描机内测试。其中，边界扫描单元分别针对数字和模拟电路实现不同配置，并构成统一的扫描链。边界扫描TAP控制器可根据设计需求，分为系统级和板级，系统和板级通过测试和维护总线(MTM总线)相连；板级TAP控制器构成板级扫描链的核心；板级测试向量是基于电路网表文件和边界扫描链路上芯片的BSDL文件，通过软件自动生成，并在主控制器设计时，部署于其中。

在工作时，主控制器将预置的各板级测试向量加载给系统级的TAP控制器，系统级TAP控制器通过MTM总线，将各测试向量下载给对应的板级TAP控制器，各板级TAP控制器分别执行各电路板的边界扫描测试，并将测试结果上传给系统级TAP控制器和主控制器，主控制器通过对测试结果的对比分析，识别并定位系统级和各板级电路的故障。

整体设计包含扫描链路模块、边界扫描控制器、主控制器、测试向量存储器。下面给出基于边界扫描的板级测试性设计框图，如图3。

图3 基于边界扫描的板级测试性设计框图

1)扫描链路模块：其作用是依照IEEE1149边界扫描标准，将被测数模混合电路中待诊断芯片以串联、并联或串并联混合的方式连接起来，扫描链路模块包括：模拟边界扫描单元、数字边界扫描单元、扫描链。其中，模拟边界扫描单元是针对被测数模混合电路中模拟电路配置的，通过扫描链与被测数模混合电路、边界扫描控制器和数字边界扫描单元连接，作用是基于边界扫描控制器的控制，实现不同的开关配置，将符合IEEE1149标准的边界扫描单元连接到被测数模混合电路的模拟电路部分的各待诊断芯片上；而数字边界扫描单元是针对被测数模混合电路中数字电路部分配置的，通过扫描链与被测数模混合电路、边界扫描控制器和模拟边界扫描单元连接，作用是为各要求诊断的数字芯片配置符合IEEE1149标准的边界扫描单元；连接各边界扫描模块的扫描链的作用是实现被测数模混合电路与模拟边界扫描单元、数字边界扫描单元的连接，边界扫描控制器与模拟边界扫描单元、数字边界扫描单元的连接，以及模拟边界扫描单元和数字边界扫描单元之间的连接。

2)边界扫描控制器：其与扫描链路模块和主控制器连接，作用是将测试向量通过扫描链路模块加载到各待诊断芯片中，并通过扫描链路模块采集边界扫描的测试返回值，发送给主控制器进行诊断。边界扫描控制器由系统级边界扫描控制器和板级边界扫描控制器构成，其中，系统级边界扫描控制器以MTM主控内核为核心，板级边界扫描控制器以MTM从模块内核和TAP控制器内核为核心，系统级边界扫描控制器和板级边界扫描控制器之间以MTM总线连接。

3)主控制器：其与边界扫描控制器和测试向量存储器连接，作用是调用测试向量存储器中存储的测试向量，加载给边界扫描控制器，并接收边界扫描控制器发送的边界扫描测试返回值，执行故障诊断，生成诊断结果；

4)测试向量存储器：测试向量存储器与主控制器连接，作用是存储测试向量，由主控制器调用；用于边界扫描故障检测的测试向量是根据被测数模混合电路的电路网表文件和各待诊断芯片的BSDL(Boundary-Scan Description Language，边界扫描描述语言)文件生成的：依据电路网表文件以及待诊断芯片的BSDL文件，通过网表解析算法及BSDL解析算法，解析得到向量生成所需的中间数据包括各待诊断芯片的标识信息、引脚信息、以及各芯片之间存在的互连信息、边界扫描指令和结构信息，并结合网表文件和BSDL文件，根据指定的扫描链首芯片，识别整体链路结构；结合算法生成得到的中间数据信息和链路结构，针对逐个节点生成测试向量存储器中存储的测试向量。

3 结论

基于我国武器装备诊断及测试需求，本文对IEEE1149系列边界扫描测试标准(IEEE1149.1、1149.4、1149.6、1149.7)开展研究，分析了边界扫描技术在数字电路、数模混合电路、交流耦合差分电路等的测试上应用的可行性和适用性，探索了在数字电路及数模混合电路中应用边界扫描测试架构进行测试性设计的方法。

边界扫描技术在测试上有多种应用思路和领域。在适用范围上，其能够满足数字电路、数模混合电路、交流耦合差分电路在一定范围内的测试需求，能够支持系统级加电BIT、在线BIT、启动/维护BIT、测试设备等各类测试性设计。

并且，边界扫描技术具备一定的技术成熟度，拥有多种芯片、软件、设备提供的应用支持。目前大部分复杂芯片都带有边界扫描机制，支持JTAG标准，并且这些芯片都已得到广泛的支持与应用。这些芯片的应用为基于边界扫描的测试性设计提供了基础。

无论是从技术优势，还是从推广应用的可行性上来说，边界扫描技术都已成为实现BIT测试、改善装备的BIT性能、提高测试性的重要手段。同时，由于边界扫描测试具有非常高的故障覆盖率，并且诊断时间短，因此特别适合武器装备现场维修的要求。边界扫描技术应用于装备产品的测试性设计，能够解决传统测试存在的问题，对于降低军品的生产周期、研制费用、平均维修时间等方面具有重要意义。

[1] 徐建洁. 边界扫描测试系统设计与实现[D].长沙：国防科学技术大学,2005.

[2] 潘小龙. 基于边界扫描技术的测试系统的研究与应用[D].南京：南京航空航天大学, 2008.

[3] 吕彩霞. JTAG的设计与研究[D].北京：北京交通大学，2006.

[4] 王 宁. 基于边界扫描的非完全BS电路板测试诊断技术[J].半导体技术, 2005, 30(12):38-41.

[5] 谢正光, 雷 加.混合信号总线测试方法及应用研究[J].计算机测量与控制, 2004, 12(9): 801-803.

[6] 赵志宏,陈 冬,李小珉.IEEE1149.6可检测端口与故障判定[J].计算机测量与控制, 2006, 14(3):301-304.

[7] 陈寿宏,颜学龙,黄 新.基于IEEE1149.7标准的CJTAG测试设计方法研究[J].电子技术应用, 2013, 39(1):79-82.

[8] 江 坤.基于IEEE1149.7的TAP控制器命令研究[J].国外电子测量技术, 2013, 32(05):41-44.

[9] 黄 新,蔡 俊.基于JTAG的星型扫描技术的研究[J].电子技术应用, 2012, 38(3):88-91,95.

[10] 江 坤,高俊强.基于IEEE1149.7的TAP控制器命令研究[J].国外电子测量技术, 2013, 32(5):41-43,56.

Research on IEEE Boundary-Scan Standard and Testability Design for Electronic Equipment

Liu Mengmeng，Su Feng，Song Chengjun

(AVIC Aero-Ploy Technology Establishment, Beijing 100028, China)

With the increasing complexity of the new generation electron products, the testability of circuits and systems decreases sharply. Traditional technology cannot meet the requirements of tests, so it has raised challenge in the failure diagnosis and maintenance of electronics-equipped device. Considered the need of testability of electronics, the IEEE1149 standards’ characteristics, elements, purpose and relationship is researched; and also the viability and applicability of IEEE1149 standards’ in electronic equipment testability design is analyzed, and the way to apply boundary-scan technology in testability design is discovered. The basis and reference to the national application of boundary-scan test technology in electronic equipment. Boundary-Scan test technology can solve the traditional testability design problem effectively, playing an important role in improving diagnosis ability, shortening product manufacture cycle and research cost.

test; boundary-scan; testability design; standardization; digital-analog mixed circuit

2015-12-18；

2016-05-31。

刘萌萌(1985-)，女，江西南昌人，硕士研究生，高工，主要从事测试性设计分析与验证评价方向的研究。

1671-4598(2017)02-0008-04

10.16526/j.cnki.11-4762/tp.2017.02.002

TP274

A