高速公路路径识别卡低功耗SOC方案

李德建

(北京智芯微电子科技有限公司，北京 100192)



高速公路路径识别卡低功耗SOC方案

李德建

(北京智芯微电子科技有限公司，北京 100192)

高速公路多义性路径识别卡，是以电子不停车收费(ETC)系统所采用的5.8 GHz有源射频方案为基础实现的。现有ETC车载单元(OBU)物理尺寸相对宽松，容许配备较大容量电池，对功耗要求不高，通常采用多颗芯片的系统级解决方案。这种方案在解决人工半自动收费(MTC)通道的路径识别问题时遇到了瓶颈。MTC对路径卡厚度有明确的规定，这限制了电池尺寸，因此对系统功耗提出了很高的要求。在这种背景下，该文提出了一种针对MTC路径识别卡的SOC方案，简化了数据传输路径，细化电源管理，有效降低了芯片功耗。方案还预留了扩展接口，便于以统一的架构同时解决ETC通道的路径识别问题。

智能交通; 路径识别卡; 低功耗; SOC

引用格式：李德建. 高速公路路径识别卡低功耗SOC方案[J].微型机与应用，2016,35(17)：4-6，10.

0　引言

近年来，我国高速公路经历了快速发展，并实现了全国联网收费。随着路网密度的增加，车辆在出口和入口之间可能存在多种行车路径。为了精确判断车行路径，多义性路径识别技术在现有电子不停车收费(Electronic Toll Collection, ETC)系统的5.8 GHz有源射频方案基础上逐渐发展成熟，在尽可能利用原有频率资源及通信协议的前提下，解决路径识别问题[1]。

路经识别的实现方式就是将射频终端集成到车载单元(On Board Unit, OBU)或复合通行卡(Compound Pass Card, CPC)中，装有OBU的ETC用户从ETC通道进入高速路网，人工半自动收费(Manual Toll Collection, MTC)用户从MTC车道领取CPC卡进入路网。当车辆携带CPC或OBU在高速公路行驶时，接收来自路侧单元(Road Side Unit, RSU)的标识信息。在高速公路出口处，通过读出车辆行经RSU的标识信息即可还原出车辆真实的行驶路径，从而实现对高速公路车辆行驶路径的准确识别[2]。

1　需求分析

由于对物理尺寸要求比较宽松，OBU通常使用高容量锂电池作为主电源，电池额定容量达900～1 200 mAh，因此对功耗要求不高，通常采用多颗芯片的系统级的解决方案[3]。该方案的结构如图1所示。三颗芯片的互联通过I2C或SPI等串行总线连接。

图1　ETC车载单元多芯片解决方案

对于5.8 GHz射频数据的交换，由于射频芯片不具备对通信协议的处理能力，数据包解析及响应等功能都必须由主控芯片完成。这就引入了额外的数据缓存、中断处理、串并/并串变换等冗余操作。这不仅增加了系统成本，更重要的是引入了许多不必要的功耗。同时，由于这些冗余操作会使系统对数据包响应变慢，为了能够满足系统对实时性(车辆高速行驶)的需求，主控芯片需要更早被唤醒进入待机状态，这又进一步加重了系统功耗的负担。

另外，5.8 GHz射频数据和IC卡标签之间所有数据交互必须通过主控中介完成。这也会增加主控芯片上电工作的时间，特别是在主控芯片通常为多功能通用型芯片时，更多无意义的功耗在这个阶段被引入。在单纯ETC应用中，由于只有在高速出入口时会发生射频芯片和IC卡标签交换数据，这个问题并不严重[4]。可是考虑路径识别，则芯片需要全程多次被唤醒记录路径信息，这个功耗损失就不可忽视了。

MTC的路径识别卡要求卡片厚度小于5 mm，这使卡内电池容量相对OBU大大减少，通常额定容量只有200～230 mAh。因此使用原有ETC方案移植或升级已很难满足路径卡使用年限大于5年的要求。而SOC由于具有高度集成的特征，同时有利于协同规划数据通路和进行精细电源管理，能够很好地解决这一问题。

2　架构设计

针对前文所述问题，本文设计的芯片采用共享存储单元的总线架构，数据统一存储于总线上的SRAM或EEPROM中，其他模块均可以通过总线直接访问存储器。并依据功能模块和应用场景划分为6个可以独立控制的电源域。其整体结构框架如图2所示。

图2　芯片整体结构框架

2.1电源域与功能模块

芯片中电源域划分及电源域中主要模块简述如下：

VTAG: 该电源域使用磁场感应电流供电。主要模块为IC卡标签和EEPROM存储器。IC卡标签实现ISO/IEC 14443 TYPE-A标准协议。除此之外，当标签处于读卡器磁场中可以正常工作时，需给出中断到外部检测模块。

VDET: 该电源域直接使用主电池供电并处于常开状态。主要模块为外部中断监测，用以监测来自IC卡标签的中断并产生芯片上电复位信号。

VPMU: 该电源域直接使用主电池供电。主要模块为射频唤醒和电源管理(PMU)。当射频唤醒打开时，它会检测调制于5.8 GHz载波上的14 kHz方波信号，并通知PMU启动芯片至工作状态。PMU的主要功能即根据配置适时开关各个功能模块电源。

VRX: 该电源域使用内部LDO供电。主要模块为射频接收模拟前端，实现5.8 GHz射频信号的下变频及解调。

VTX: 该电源域使用内部LDO供电。主要模块为射频发射模拟前端，实现数据整形，调制发射。

VDIG: 该电源域使用内部LDO供电。所有数字逻辑都处于此电源域中，例如MCU、5.8 GHz数字基带等。

另外，I2C与SPI为预留扩展接口，主要用于MCU周边外设芯片以实现路径识别OBU方案。这部分功能在MTC路径卡应用中可以禁用，内部采用关闭时钟的方式来避免功耗损失。

2.2数据存储

路径信息的完整有效涉及到最终的费用结算，因此相关数据的存储需要使用非易失存储器。根据路径识别技术要求的规定，每个标识点的路径信息由2 B构成，因此对它的存储又存在每次写入数据量小，但重复擦写次数多的特点。综合考虑，本方案采用片内EEPROM做为主存储单元。另外，考虑到MCU的执行效率，以及SM4国密算法和CRC校验等对相对大量数据的处理需求，配备SRAM做为辅助存储单元。其中EEPROM大小为32 KB。代码段分配24 KB，用来存储MCU启动程序，智能卡操作系统(Card Operation System, COS)以及解析符合GB/T 20851标准规定的专用短程通信技术(Dedicated Short Range Communication, DSRC)通信协议[5]。数据段分配8 KB，用来存储路径信息文件。通过地址译码，确保代码段只能由MCU访问；数据段则可以由数字基带模块、MCU模块、IC卡标签模块访问，以便路径信息通过不同的数据通路写入或者读出。

SRAM大小为4 KB，主要用做中间数据文件存储及MCU缓存使用。

2.3EEPROM电源方案

EEPROM中的路径信息在不同时刻可能会分别被5.8 GHz射频模块以及IC卡标签模块访问到。为了避免EEPROM及附属电路全时使用电池供电，延长电池使用寿命，对它的供电方案没有采用单一电源，而是做了特殊处理。从图2电源域的结构可以看出，EEPROM置于VTAG和VDIG两个电源域的重叠区域。当车辆在出入口与IC卡读写器交换数据时，IC卡标签对EEPROM进行读写，此时EEPROM切换至由读卡器磁场感应电流供电。当车辆行驶在途中交换路径信息时，射频基带对EEPROM进行读写，此时EEPROM切换至由电池供电。

图3　EEPROM电源切换电路

为实现上述目标，本方案设计了电源切换电路(Power Switch)。该电路缺省使用线圈耦合电压给EEPROM供电。当VDIG被打开时，EEPROM切换为由VDIG供电。其原理如图3所示。

2.4电源管理

根据多义性路径识别技术要求，MTC路径卡的主要应用场景如下:

(1)高速入口：路径卡上电，检查电量，清除路径信息，并写入口信息；

(2)途中：接收并记录路径信息；

(3)高速出口：读入口信息及路径标识信息，触发路径卡掉电。

考虑这些应用场景的需求以及芯片内各个模块相互之间的关系，定义了深度睡眠(DeepSleep)、睡眠(Sleep)、待机(Standby)、发送(Tx)、接收(Rx)等电源管理状态，各个状态下模块开关如表1所示。

表1　电源管理状态

* VTAG电源域在进出高速时使用线圈耦合读卡器磁场供电

由于IC卡标签的开关状态取决于是否存在外部磁场，因此VTAG是独立于上述5种电源管理状态开关的。考虑到路径卡使用时只有高速出入口才有读卡器设备，芯片设计时对于VTAG在其他电源管理状态下产生的中断做了屏蔽处理。因此表1中只标出了VTAG在实际应用场景下可能出现的情况。

将芯片的具体行为与电源管理状态对应起来，并分解到应用场景之中，其具体描述如下：

高速入口：芯片初始处于DeepSleep状态，只有VDET消耗微量漏电流。当路径卡置于IC卡读卡器上时，VTAG通过天线线圈耦合读卡器发射的13.56 MHz载波供电。IC卡标签模块上电后，响应读卡器指令，清除旧路径信息，并将入口信息写入EEPROM。同时，自动产生预定形状脉冲给外部中断监测模块。外部中断监测模块继而产生上电复位信号给PMU，启动芯片进入Standby状态。MCU运行并配置射频接收前端参数等信息，启动射频唤醒模块，之后转入Sleep状态。

途中：此时芯片处于Sleep状态，VPMU带电，射频唤醒模块消耗μA级工作电流用以接收来自RSU的14 kHz射频调制波。当监测到符合标准要求的14 kHz调制方波时，射频唤醒模块通知PMU启动射频Rx模块，直接进入Rx模式接收第一个数据包。Rx模块对接收到的数据包进行有效性检查，如果校验错误，则判断为误唤醒，由PMU记录后重新转入Sleep状态。如果数据包正确，则进入Standby状态由MCU进行通信协议解析并决定是否需要启动Tx模块应答。数据交换完成后，路径信息被存储到EEPROM，芯片重新进入Sleep状态。

高速出口：此时芯片处于Sleep状态。VTAG由线圈供电后，读卡器将路径信息读出；同时IC卡标签产生脉冲，经外部中断监测模块处理以中断形式通知PMU。PMU启动MCU，确认当前操作为真实出站行为，启动掉电程序，转入DeepSleep状态。

电源管理模块控制芯片在各个状态间跳转及跳转条件的流程图如图4所示。

图4　电源管理状态跳转流程图

3　结论

本文提出了一种低功耗路径识别卡单芯片SOC方案。该方案使用统一的存储结构，充分优化了模块间接口结构，减少了中间数据的重复存储，有效降低了芯片面积及整体功耗。另外，5.8 GHz射频模块和IC卡标签模块可以通过内部总线交换数据，极大便利了应用扩展。该方案还根据具体应用场景，切分了多个电源域，并设计了专门的电源管理模块进行精细化控制，最大限度降低了不必要的功耗损失，是高速公路MTC路径识别卡的理想SOC方案。

芯片预留了扩展接口，可以扩展IC卡读写芯片以及其他简单外设，因此同样适用于带有路径识别的ETC车载单元设计。

[1] 杨耿, 段作义. 高速公路路径识别技术的实现与发展[J]. 中国交通信息化, 2015(1):66-69.

[2] 交通运输部公路科学研究院.收费公路联网收费多义性路径识别技术要求[M]. 北京：人民交通出版社, 2015.

[3] 何鹏, 史望聪, 陈辉. RFID技术在电子收费系统路径识别的应用设计[J]. 电子设计工程, 2009, 17(8):15-17.

[4] 王华. 基于路径识别的高速公路ETC技术研究[J]. 数字通信, 2013, 40(3):60-63.

[5] GB/T20851-2007电子收费专用短程通信[S]. 北京：中国标准出版社, 2007.

Low-power SOC architecture for expressway path identification card

Li Dejian

(Beijing Smartchip Microelectronics Company Limited, Beijing 100192, China)

The solution to ambiguous path identification card on expressway is based on the 5.8 GHz RF architecture in the Electronic Toll Collection (ETC) system. The existing ETC onboard unit (OBU) does not have a critical physical size requirement. So it allows a battery with larger capacity and cares less regarding power consumption. It generally adopts a multi-chip system level solution which encounters bottleneck in resolving the path identification issue in Manual Toll Collection (MTC). MTC has specific requirement on card thickness which limits the battery size and capacity. Hence it raises a more strict power consumption request. Under such background, a SOC architecture focusing on path identification card in MTC is introduced in this paper, which simplifies the data path and optimizes the power management mechanism, effectively reduces the power consumption. Extendable interface is reserved in this SOC to resolve path identification issue in ETC under a unified infrastructure.

intelligent transportation; path identification card; low power; SOC

TN492

ADOI： 10.19358/j.issn.1674- 7720.2016.17.001

2016-06-02)

李德建(1977-)，男，硕士，工程师，主要研究方向：大规模集成电路设计。