一种高效DDC技术的研究与实现

2016-10-11龚鑫李华会冯晓东

广东通信技术 2016年6期

［龚鑫李华会冯晓东］

一种高效DDC技术的研究与实现

［龚鑫李华会冯晓东］

数字下变频（Digital Down Converter， DDC）是软件无线电的关键技术之一。在分析传统数字下变频原理的基础上，给出了一种基于多相滤波器的数字下变频设计方案。基于Xilinx FPGA开发平台对方案进行编程实现，借助ModelSim SE 10.1a和MATLAB对方案进行仿真验证。同时对两种方案占用的资源进行了比较，结果表明本文方案比传统DDC有更好的实现效率。

数字下变频软件无线电多相滤波器 FPGA

龚鑫

重庆邮电大学通信与信息工程学院在读硕士生，研究方向数字信号处理。

李华会

重庆邮电大学通信与信息工程学院在读硕士生，研究方向测向算法。

冯晓东

重庆邮电大学，重庆会凌电子新技术有限公司，高级工程师，研究方向为现代通信与雷达中的频率捷变技术与声表面波直接频率合成器。

1　引言

软件无线电的基本思想是构造一个通用的硬件平台，将各种通信功能通过软件控制来实现。这就摆脱了传统无线电面向硬件的设计方式，很大程度上提高开发效率［1］。作为软件无线电的关键技术，DDC被广泛应用于现代无线通信领域中，DDC模块位于AD采样模块之后，其功能是把高速数字信号转化成低速数字信号，以便后续模块对信号进行实时处理。

随着半导体工艺的发展，FPGA的性能也有了很大的提升，其并行处理能力增强的同时功耗也得到了降低。而且基于FPGA编程开发周期短，可以灵活地升级和扩展，这使得FPGA非常适合处理宽带高速信号，很好地体现了软件无线电的优点。

2　传统数字下变频原理

传统DDC方案如图1所示，主要包括混频和抽取滤波两部分。其原理为中频模拟信号经过A/D采样后变成数字信号，然后与数字振荡器（NCO）产生的正余弦波相乘进行正交混频，把基带信号搬移到零中频，混频信号经过抽取滤波，最后输出较低速率的 I（n）和Q（n）两路基带信号［5］。

从图1可以看出，传统DDC中NCO混频和低通抽取滤波需要进行大量的运算，这将占用大量的FPGA资源。

图1　传统DDC原理框图

当FPGA资源不是很充足时，传统DDC方案已经不再适用。为克服传统DDC的不足，本文设计了一种基于多相滤波器的数字下变频方案，该方案无需NCO混频模块，乘法运算比较少，具有较高的实现效率。

3　多相滤波器下变频原理

设中频模拟信号表达式为：

根据带通采样定理可知，采样频率和信号频率的关系如式（2）所示：

经采样后，信号的离散序列为：

式中n=0,1,2,...，，

xI（n）=a（ n）cosϕ（n）。由公式（3）可得xI（n）和xQ（n）相互正交。

联合公式（2）和公式（3）可得：

整理可得：

由式（5）可得，采样后的信号分成了奇偶两路，变成2倍抽取序列。然后对相应的点进行取反操作，由于I路和Q路信号是正交的，二者相差一个采样周期，需采用时延滤波器进行校正。滤波器系统函数需要满足式（6）的关系。

结合上述理论推导，可得出基于多相滤波器的正交下变频结构如图 2 所示。从图 2 中可以看出，该结构不需要混频，而且各支路滤波器为原型滤波器的子滤波器，滤波器阶数将下降很多，从而使运算量得到大幅下降。

图2　基于多相滤波器的DDC框图

本文利用MATLAB 的FDATOOL设计一个64阶原型滤波器，抽取因子为4。这时原型滤波器可分为4个子滤波器，每个子滤波器16阶。

4　FPGA仿真结果

系统采用Analog公司的AD9255模数转换芯片，该芯片输出数据位宽为14bit，具有采样速率快，功耗低等特点。FPGA采用Xilinx公司的Artix7系列的xc7a200tfbg484-2芯片，采样时钟为32MHz。用MATLAB产生中心频率为20MHz，带宽为2MHz的线性调频信号，将信号数据量化后写入文本文件中。利用FPGA加载信号数据，分别采用传统方案和多相滤波器方案完成信号的数字下变频，联合ModelSim SE 10.1a 对DDC的功能进行仿真，分析两者的资源消耗情况。表1对两种方案所需资源进行了比较，结果表明：多相滤波器方案的DDC在FPGA中实现所需的资源减少。

把FPGA中FIR输出的数据导入MATLAB中可得下变频后信号的幅频特性图如图5所示。

结合图3、4、5可以看出，本设计方案准确完成了1MHz信号的数字下变频。达到了预期的效果。