信号完整性量测技术简介

刘向红，张时光

(鸿富锦精密电子 天津300462)

信号完整性量测技术简介

刘向红，张时光

(鸿富锦精密电子 天津300462)

在产品开发的模型阶段，需要通过信号完整性量测来确定产品高速信号传输品质。因此从事数据处理和数据传输设计任务的工程师，必须了解信号完整性基础知识，掌握必要的信号量测技能。以主板QPI和DMI信号完整性量测为实例，介绍了如何进行相关技术量测。

高速信号 信号完整性 数据传输

0 引 言

信号完整性是指信号按照设计标准，完整到达接收端并被接收。研究信号完整性的目的就是要确保传输的信号被准确接收，避免信号在传输中被吸收降解，同时确保信号不损坏任何设备以及不污染电磁频谱。

1 信号完整性概述

1.1 高速信号传输线效应

信号在低速传输时，如果传输介质不是特别长，一般来说频率响应对信号的影响很小。然而，随着速度的增加，高频效应也随之增加，较短的传输线路也可以发生如振铃、串扰、反射和地弹等问题，严重阻碍了信号的完整性效果。

因此，传统意义的数字电路设计不会受到传输线效应的影响，因为在较低频率的传输线路中，信号传输能够达到所期望的数据特征。但是，随着系统速度的提升，较高的数据传输频率就意味着信号不仅具有数字属性，还会产生系统内的模拟效应等问题。典型情况如：为了提高I/O接口和存储器接口的数据传输速率，特别是被嵌入到FPGA中的高速收发器，就会发生此类传输效应。

1.2 如何解决信号传输线效应

传输线效应在发送数据时表现得非常显著，但可以通过遵循良好的设计技巧和简单的布局指南来克服这类信号传输问题。

传输线可以被定义为一个在发送机和接收器之间载有信号的导体。传统意义上，传输线也可以被看作是基于电信电缆的长距离操作。但是，伴随高速数字信号的传输，即便最短的被动式印刷电路板(PCB)的走线也会受到传输线效应的影响。低频率的传输线或PCB走线是无电阻、电容或电感的理想电路，但在高频率下，受交流电路特性支配，引发阻抗、电感和电容效应的情况非常普遍。通过电路模型可以计算这类效应(见图1)，也可以用于确定传输线或PCB走线的特性阻抗。这个导线阻抗是非常重要的，因为任何传输路径内的不匹配都将导致信号质量的降低。

图1 传输线电路示意图Fig.1 Schematic of the circuit of transmission line

1.3 阻抗失配和信号完整性

输出源(ZS)、线(ZO)和接收器或负载(ZL)的不相等阻抗，导致信号传输线路阻抗失配。这意味着发送的信号没有完全被接收器所吸收，多余的能量被反射回发射机。这个过程继续往复多次，直至所有的能量被吸收。高速率数据传输过程能引起信号上冲、下冲、振铃和阶梯波形，从而产生信号误差。阻抗失配可以通过为收发缓冲器选择适宜且匹配的传输介质来克服。如果是印刷电路板，可以通过仔细选择在介质材料和通过使用终端方案来消除这种阻抗的失配性。用于克服阻抗失配的终端方案取决于实际应用情况。该方案包括简单的并行终端(见图2)和更复杂的RC终端电路，终端在一个电阻电容网络提供了一个低通滤波器，以消除低频率的影响。

图2 简易并行终端Fig.2 A simple parallel terminal

虽然简单的外部组件并行端有助于解决阻抗不匹配，但这依赖于电路板的稳定性。此外，如果缺少线路补偿，可能会导致进一步的讯号反射。Altera®高速I/O解决方案提供了集成于设备上的可编程控制终端，用于减少对外部组件的依赖。Stratix® II、Stratix和Stratix GX设备则可提供集成于设备一体化的终端技术解决方案。这一技术可为接收器和发射器提供串联、并联和差分I/O高速的驱动阻抗匹配。在高速收发器电路内部，Stratix GX器件收发模块还提供一个可编程控制终端方案，以支持最高速I/O标准。

1.4 讯号衰减与信号完整性

高频讯号传输线的损耗使接收机难以准确地解释信息。从传输介质方面考虑，以下两种原因会引起传输线损耗。

1.4.1 介电吸收

高频讯号激发绝缘体内的绝缘分子，使绝缘子吸收讯号能量，从而降低了信号强度。介电吸收与印刷电路板材料有关，通过选择材料可以减少信号的能量损失。

1.4.2 皮层效应

因交流和高频讯号产生的各种电流波形会在导体的表面传导引发材料的自感，产生新的高频率电感电抗，迫使电子运动到材料的表面，这可以有效减少导电面积，但会额外增加电阻，致使讯号衰减。虽然增加导线宽度可以减少皮层效应，但并不适用于所有的情况。图3展示了一个印刷电路的横截面视图Board(PCB)板。

图3 皮层效应示意图Fig.3 Schematic of skin effect

选择合适的绝缘材料和进行合理的线路布局可以有效降低信号的衰减。此外，以下特性也会降低信号衰减：

①可编程差分输出电压(VOD)：通过VOD编程设置，确保阻抗和线路长度产生的驱动力相等。通过增加差分驱动电压，提高接收机的信号强度。②预强调：为减少高频信号的衰减，只通过提高信号强度是不够的，因为噪声和抖动也会得到加强。预强调的目的是只提高高频信号分量，通过增加第1个发送符号的强度水平，后续的符号强度水平是不变的。例如，如果信号传输一个高层次上的3个符号，只有第1个符号会得到加强，接下来的两个符号则在通常的水平上传输。图4说明了预强调的原理。如果单个符号在高电平状态传输，则这个符号也会得到加强。预强调也是克服相关抖动造成的振幅损失、时间位移和圆形信号边缘等影响的关键模式。③接收机均衡：用于补偿线路损耗导致的低频分量信号的衰减。

图4 预强调示意图Fig.4 Schematic of Pre-emphasis

1.5 串扰和信号完整性

当信号沿着线路传输，导线周围就会产生磁场。如果两个导线相邻，则两个磁场就有可能相互作用，造成信号之间的交叉耦合，这种现象称为串扰。互感和互容两种类型的能量耦合是产生串扰的主要原因。

1.6 减少串扰的技术

以下的电路板(PCB)设计技术可以显著减少细微带线路或带状线布局的串扰：①在布局允许的条件下，扩大信号线间的距离；②设计输电线路时，使导线尽可能接近地层，有助于从相邻的信号中去除耦合；③如果布局条件允许，尽可能使用差分技术，关键网络尤为如此；④如果不同层信号有显著的耦合，则可能让线路在不同层正交；⑤减少信号并行长度，缩短路由平行段的长度，并尽量减少网络间的长耦合区段。

1.7 同步开关输出(SSO)对信号完整性的影响

随着数字电路速度的提升，输出开关的次数逐渐减少，导致内部输出时负载电容放电产生更高的瞬态电流。如果多个输出开关同时从高逻辑到低逻辑，会导致存储在I/O负载电容的电荷流入装置充电，形成一个电压，这种低电压信号被称为地面反弹。相对于设备工作状态中的高电位，反弹效应会引发低输出。接地反弹效应可通过一系列的PCB设计进行降低，如Altera公司发布的《AN 224：高速电路板布局准则》中提出的解决方案是针摆率控制，从而减少地面反弹。

2 信号完整性量测过程

2.1 选择判定标准

表1为各类接口界面的功能信号，均有业界定义的传输标准。用户可根据所要量测的信号频率，选择适合带宽的示波器。

表1 接口界面功能信号分类Tab.1 Categorization of functional signals at interface

2.2 选择适合的量测方法(见图5)

图5 信号测试方法示意图Fig.5 Schematic of signal measuring methods

3 信号品质分析

3.1 电压参数

通过电压波形的波幅，上升下降和高低点、均值或均方根等参数指标来判断电压是否存在超出、不足或回弹，发生过于接近边界值、波纹或脉冲干扰，发生波形下垂及异常压降等情形，如图6所示。

图6 电压波形示意图Fig.6 Schematic of voltage waveforms

3.2 时序参数

通过上升下降时序、高低时序、周期和频率，或设定时间、保持时间、占空比、延迟、偏离、抖动及转换、瞬变等来判定信号品质，如图7所示。

图7 时序信号示意图Fig.7 Schematic of sequence signals

3.3 眼图分析

3.3.1 眼图定义

为了衡量基带传输系统的性能优劣，在实验室中，通常用示波器观察接收信号波形的方法来分析码间串扰和噪声对系统性能的影响，这就是眼图分析法。如图8所示，如果将输入波形输入示波器的Y轴，当示波器的水平扫描周期和码元定时同步时，适当调整相位，使波形的中心对准取样时刻，在示波器上显示的图形很像人的眼睛，因此被称为眼图(Eye Map)。

图8 眼图示意图Fig.8 Schematic of Eye Map

3.3.2 眼图分析

通过眼图的高度和宽度、上升下降时间、差分电压、去加重、单位间隔、共模电压、比特率等参数，分析信号质量。二进制信号传输时的眼图只有一只“眼睛”，当传输三元码时，会显示两只“眼睛”。眼图是由各段码元波形叠加而成的，眼图中央的垂直线表示最佳抽样时刻，位于两峰值中间的水平线是判决门限电平。在无码间串扰和噪声的理想情况下，波形无失真，每个码元将重叠在一起，最终在示波器上看到的是迹线又细又清晰的“眼睛”，“眼”开启得最大。当有码间串扰时，波形失真，码元不完全重合，眼图的迹线就会不清晰，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小。因此，“眼”张开的大小表示了失真的程度，反映了码间串扰的强弱。由此可知，眼图能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣。此外，也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。

通过眼图可以看出：①眼图张开的宽度决定了接收波形可以不受串扰影响而抽样再生的时间间隔。显然，最佳抽样时刻应选在眼睛张开最大的时刻。②眼图斜边的斜率，表示系统对定时抖动(或误差)的灵敏度，斜率越大，系统对定时抖动越敏感。③眼图左(右)角阴影部分的水平宽度表示信号零点的变化范围，称为零点失真量，在许多接收设备中，定时信息是由信号零点位置来提取的，对于这种设备零点失真量很重要。④在抽样时刻，阴影区的垂直宽度表示最大信号失真量。⑤在抽样时刻，上、下两阴影区间隔的一半是最小噪声容限，噪声瞬时值超过它就有可能发生错误判决。⑥横轴对应判决门限电平。

4 测试结果及改进设计案例

4.1 Clock slew rate fail

如图9所示，通过信号完整性测试结果发现，HAD_BCLK比特率低于标准值1～3,V/ns，需要工程师分析原因。如果是因为输入信号线路阻值不匹配，则可以通过调整输入阻值来改进设计，使信号下降过程的比特率符合标准。这样就能确保产品通讯功能的正常。

图9 比特率示意图Fig.9 Schematic of bit rate

4.2 PCIe signal fail

如图10所示，当量测到PCIe内部传输速率最大值略低于规格标准值399.88,ps时，则通过调整晶振14.326,MHz到14.318,MHz，同时调整晶振配对的电容值到10,pf，再次测试后结果符合标准。

图10 PCIe测试及改进Fig.10 PCIe test and improvement

4.3 SATA signal fail

如图11所示，SATA信号测试时，发现眼图开度太大，裕量超出规格值，则首先检查示波器带宽和探头的选择是否合适。通过调整电路的误码率，即减少码间串扰和噪音，得到理想眼图，即高品质数字信号。

图11 眼图示意图Fig.11 Schematic of Eye Map

5 结 论

高速信号的设计工作需要面对额外的挑战，以确保信号的完整性。设计人员需遵循一些简单的模拟设计规则并应用印刷电路板布局技术。Altera公司的高速可编程逻辑设备支持高速设计。在Stratix GX的带宽范围内，可编程转换速率范围控制技术和设备终端技术在标准高速I/O起到增强功能，如可编程驱动强度、预强调、高速和接收器均衡收发器接口等，这些功能可以为设计师的工作提供便利。

［1］ AN 75：High Speed Board Design [EB/OL]. www. altera. com/literature/an/an075. pdf.

［2］ AN 224：High-Speed Board Design Guidelines Using Stratix Devices[EB/OL]. www.altera.com/literature/an/ an224. pdf.

［3］ Dally W J，Poulton J W. Digital Systems Engineering[M]. Cambridge：Cambridge University Press，1998.

［4］ Johnson H，Graham M. High-Speed Board Design[M]. Upper Saddle River：Prentice Hall，Inc.，1993.

［5］ 眼图的定义与测量方法[EB/OL]. http：//wenku.baidu. com/link?url＝epMz751XsB-zBeUCoT0LpNDDxSQT7 aowiqZ5h_Fo03jqm4pDjV1gyU6bDv4l5wLlJlGWko1cS rm4eOidoSnB5q2f-kkz2GxB1tHWaeOJCDi.

A Review of Signal Integrity Measurement Technology

LIU Xianghong，ZHANG Shiguang
(HongFuJin Electronic Precision，Tianjin 300462，China)

To ensure the transmission quality of high-speed signal，electronic engineers need to carry out signal-integritymeasurement to determine the high-speed transmission quality in the model stage of product development.Therefore，engineers specializing in data processing and data transmission need to understand the basis of signal integrity and grasp necessary signal measurement skills.This paper takes main board QPI and DMI signal integrity measurement as an example to briefly introduce how to carry out relevant measurements.

high speed signal；signal integrity；Eye Map

U228.2

：A

：1006-8945(2016)09-0077-05

2016-08-08