基于AD9854的L频段步进频综的设计
2016-05-14王智伟刘颐芳
王智伟 刘颐芳
摘 要：本文介绍了一款DDS芯片AD9854，介绍了芯片的主要特性，并用实例着重介绍了基于这款芯片的L频段频率综合器的一种实现方法，对频综总体设计，DDS模块设计以及频综输出相噪做了论述。
关键词：DDS；AD9854；频综；相噪
中圖分类号：TP391 文献标识码：A
频率综合器目前广泛用于通信、测控和导航等领域，是信道设备的核心组成部分，它的指标参数会直接影响到整个整机系统的性能。频率合成器有三种常用实现方式：直接频率合成、锁相环频率合成和直接数字频率合成（DDS）。其中DDS与其他频率合成方法相比具有成本低、低功耗、相位连续、分辨率高、频率转换速率快等优势，目前已被广泛应用于频率合成器的设计中。在实际的应用中，经常会根据不同的需求，采用多种方式融合的方法实现最终的频率合成输出。本文将介绍一种基于DDS芯片AD9854的频率综合器的实现方法。
1 AD9854芯片简介
ADI公司的AD9854芯片是一款高集成度芯片，采用了先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器，通过数字化编程可以输出I、Q两路合成信号。在高稳定度的时钟驱动下，芯片将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，测控等方面。AD9854内部主要集成了300MHz的DDS核（内含48位相位累加器）、高速高性能双路正交DAC、反sinc滤波器、双路48位频率寄存器、双路14位相位寄存器、可编程4～20倍基准时钟乘法器、调幅模块、3ps均方根抖动超高速比较器和接口逻辑电路等。AD9854的300M时钟可由外部较低基准时钟通过4×、20×可编程控制电路实现。直接的300M时钟也可通过单端或差分输入。AD9854采用先进的0.35微米COMS工艺在3.3V单电源供电的情况下提供强大的功能。
2 L频段频率综合器设计
2.1 整体模块设计
外部时钟为10MHz，以产生1410MHz～ 1480MHz，步进100Hz信号的L频段频综为例，介绍一种使用AD9854芯片的实现方法。频综原理框图如图1所示，主要包括监控、DDS、晶振模块和微波模块4个模块。
晶振模块输出一固定频率，用于实现频率的大范围步进；DDS负责产生一个小步进的信号，作为微波模块的鉴相频率；微波模块完成大步进信号和小步进信号的合成和倍频。该频综最终输出频率为：
FOUT=N×（FJ+FDDS）
其中：
FOUT为微波模块的输出频率；
N为微波模块的分频比，其值为16；
FJ为晶振模块电路的输出频率；
FDDS为DDS模块电路的输出频率。
根据DDS的输出和晶振模块的输出频率计算：
FOUT（min）=N×（FJ+FDDS）=16×（80+8.125）=1410
FOUT（max）=N×（FJ+FDDS）=16×（80+12.5）=1480
由上述计算可知，通过控制DDS频率，即可实现最终1410～1480MHz的输出，设置DDS步进为6.25Hz，最终微波模块频率输出步进为6.25×16=100Hz，满足步进要求。
2.2 DDS模块设计
对于DDS模块，为了减小DDS的输出杂散，应尽量提高DDS的时钟频率，同时考虑到DDS器件的功耗，DDS的时钟频率定为260MHz，由于外部源为10MHz，这里采用锁相倍频（选用一款电源相噪均合适的VCO进行锁相倍频），没用采用DDS内部倍频器。为了进一步滤除DDS输出的杂波，采用分立器件搭建滤波器，为了获得较好的带外抑制，采用如图2所示两次滤波的电路，滤波器采用6阶低通滤波器，其中放大器为通用型放大器，这里不再详述。
DDS模块的监控接收控制命令，完成模块内锁相环路控制，DDS芯片输出频率控制，并且检测锁相环锁定指示，将锁定指示送出去。单片机采用C8051F236，单片机各控制管脚定义见表1。
2.3 频综相位噪声
相噪是频综的核心指标，频综设计要求输出相噪优于：-100dBc/Hz@1kHz，-105dBc/Hz@10kHz。最终输出信号近端的噪声主要由混频环的两路输入信号决定。经过对频综各模块相位噪声仿真计算与分析，本文的方法可以满足设计要求。L频段频综最终输出相位噪声（最高频率1480MHz点）实测结果如图3所示。
结语
本文介绍了一款ADI公司的DDS芯片AD9854。并基于这款芯片用实例介绍了L频段频综的一种实现方法，并对频综整体设计，DDS模块设计给出了较详细介绍，最后对频综相位噪声进行了计算仿真。经过对频综样件实际测试，该方案合理可行，频率控制方便直观，指标性能良好。
参考文献
[1]白居宪.低噪声频率合成. Analog Devices AD9854 Rev. E datasheet[Z].
[2]李津生，丁敏.高性能DDS芯片AD9854结构功能简介[J].电子世界，2012（07）.
