基于专用芯片的电路模块嵌入式测试信息获取技术

2016-03-09中国电子科技集团公司第四十一研究所刘明军邹芳宁

电子世界 2016年3期

中国电子科技集团公司第四十一研究所李智刘明军邹芳宁

中国电子科技集团公司第四十一研究所李智刘明军邹芳宁

【摘要】本文提出一种基于专用芯片的数字、模拟和射频微波电路嵌入式测试信息获取方法，作为装备故障预测与健康管理（PHM）最为基础的数据采集的一种手段，解决装备中测试性设计不足或各种BIT电路消耗资源较多、连接复杂、信息获取困难等难题。文中介绍了数字、模拟、射频微波电路嵌入式测试专用芯片的设计思路及利用其进行嵌入式测试硬件与软件设计方法，最后对嵌入式测试设计进行了验证。

【关键词】嵌入式测试；PHM；BIT；信息获取；边界扫描；测试性设计

1 引言

装备故障预测与健康管理（PHM）是以装备的传感器、BIT电路以及其它测试性设计为基础，对装备的健康状况进行综合评估，并生成故障报告或预警以及维修提示等。

在20世纪60年代，由于航空电子设备的日趋复杂化以及航空航天领域极端复杂的环境和使用条件，导致维修工作量迅速增加。为了减少故障隔离时间，改善设备的维修性，美军开始研究机内测试（BIT）技术。70年代，检测和故障诊断困难严重制约了装备的发展，军机维修重点逐渐转向故障检测和隔离代替以往的拆卸和更换，提出了航天器综合健康管理的概念来监视系统状态。之后，随着维修技术和故障监测的迅速发展，先后开发应用了一系列的飞机状态监测、综合诊断预测、状态评估系统等，这些技术最终带来了PHM的诞生。上世纪末，随着美军F-35联合攻击机（JSF）项目的启动，正式把故障预测和维修全面解决方案命名为PHM系统。

一般来说，PHM系统主要由六部分构成：数据采集、数据处理、状态监测、健康评估、预测评价、提出建议。其中数据采集就是利用传感器对被测试装备进行信号采集，获取其状态信息，送到上位机进行分析处理，是PHM系统的基础与前提。

国内，在早先的武器装备研制过程中从来没有考虑过PHM，它带来的后果已经并将在今后几十年的使用过程中逐步体现。目前已经有少数项目在军方的推动下开始在测试性设计和测试、诊断体系建设上进行了一些探索，但还远远不够。

至于作为PHM系统基础的数据采集，目前国内主要采用BIT方法和自动测试设备（ATE）。BIT技术是指系统各组成单元依靠内部专设的传感器等自检电路和软件，来完成自身参数的检测和故障自诊断，然后执行故障隔离的一种综合能力。BIT设计应充分利用设备自身的固有资源，特别是计算机功能，在尽量少增加或不增加机内测试电路和装置（一般BIT硬、软件的额外增加量不应超过系统自身电路元器件的10%，以保证系统的可靠性）的前提下，完成测试任务。

本文介绍的数字、模拟、射频微波电路三种嵌入式测试芯片是在PHM系统中可用于数据采集的先进传感器，具有可靠性高、尺寸小、连接简单等优点，为装备状态信息获取、故障诊断、故障隔离和故障预测提供有力技术支撑。

2 嵌入式测试专用芯片设计思路

2.1 数字电路嵌入式测试芯片设计思路

现今大部分数字电路板都包含有FPGA、PLD、DSP、CPU等大规模IC，这些IC都具有边界扫描（JTAG）接口，因此用JTAG测试方法是对这些数字电路板进行测试与诊断的最佳手段。数字电路嵌入式测试芯片的设计就是基于IEEE1149.1边界扫描标准协议的，其实现如图1所示。

从图1中可以看出，芯片内部电路按照功能主要分为嵌入式CPU、1149.1边界扫描主控器单元、模拟电路控制与处理单元、协议转换单元、维护与测试接口（MTP）单元。

数字电路嵌入式测试芯片使用方法是将芯片置入待测电路板中，将芯片的各种接口和电路做正确的连接，然后和嵌入式测试软件配合，对数字电路进行嵌入式测试；也可以和模拟电路嵌入式测试芯片配合使用，对模拟电路进行嵌入式测试。待测数字电路的可测性设计必须要引入边界扫描结构，尽可能多的选择符合IEEE1149.1标准的器件，各器件的边界扫描信号要根据标准要求进行连接。

嵌入式CPU可通过协议转换单元接收背板总线传来的上位机命令和数据，根据信息决定是运行相应BIT还是进行程序和数据的加载或者是进行其它的指令动作。1149.1控制器在CPU控制下和存储器中预先存储的测试向量配合，对数字功能电路进行边界扫描测试。测试结果信息经过边界扫描链路回到测试芯片中后，可以存储到存储器中留待以后访问或者经过协议转换后通过背板总线传送到上位机。

数字电路嵌入式测试芯片目前用FPGA来实现。FPGA设计有CPU硬核，具有灵活的配置方式、高速运算能力、高性能IO等优点。CPU可以接收上位机命令和数据信息，然后根据不同的信息决定是进行何种操作。FPGA内部除了以上各主要组成外，还定义了一些寄存器，如状态寄存器、指令寄存器、数据寄存器、地址寄存器等，对CPU指令进行译码、寄存或者是对外部大容量存储器的数据进行缓存等。FPGA的外围电路主要有用来存储操作系统、加载FPGA程序、数据库、应用软件、故障记录的大容量存储器，以及电源和时钟等，可以和数字功能电路复用。

2.2 模拟电路嵌入式测试芯片设计思路

典型的模拟电路板测试电路通常由信号检测通道、信号调理电路、多路选择开关、采样/保持电路、A/D转换电路以及处理器接口和控制逻辑等构成，电路节点状态信息获取的方式功能过于单一，分离元器件较多，不能满足大量模拟电路测试信息获取的需求。本文介绍一种体积小、多通道、高密度、多功能的32通道模拟电路嵌入式测试芯片，将数字化仪、数字多用表、限值检测器、定时器/计数器四种测量仪表和直流电压源功能封装到一个电路芯片内部，其实现如图2所示。

图2 模拟电路嵌入式测试芯片实现框图

从图2中可以看出，芯片内部主要由八个功能单元组成，分别为模拟探测节点输入单元、多路选择开关、信号调理、测量仪表（4种）、源仪表（1种）、触发子系统、控制接口和电源输入组成。

模拟电路嵌入式测试芯片使用方法是将芯片置入待测电路板中，将芯片的模拟探测节点输入单元和待测模拟节点相连，将控制接口和外部控制逻辑相连，然后和嵌入式测试软件配合，对模拟电路进行嵌入式测试。

待测模拟信号首先通过模拟探测节点输入单元输入测试芯片，进入多路选择开关单元，然后进入信号调理单元。信号调理单元电路是为了保证后续A/D转换或电压比较的精度而在模拟输入信号进入A/D转换器或比较器之前首先进行的必要处理。

经信号调理单元调理后的模拟信号，进入测量仪表单元，该单元具备四种模拟信号采集仪表功能，分别实现对多通道模拟信号进行频率、电压比较、波形、幅度等参数的测试。

源仪表单元可以产生一路直流电压激励源输出信号。

触发单元通过控制接口单元与外部控制逻辑连接，控制各功能仪表的触发事件信号的产生、传输，并接收外界传来的触发信号给各功能仪表，以控制各功能仪表的工作；另外各测量功能仪表采集的数据通过触发单元进入到控制接口单元。

控制接口单元主要实现串行总线、控制总线和电压源的输入输出，其中串行总线包括A/D转换器和比较器的串行数据输出线，直接与外部控制逻辑连接，同时控制总线控制A/D转换器和比较器以及电子开关、多路选择开关等器件的正常工作；数控电压源接口输出一路直流电压激励信号。

2.3 射频微波电路嵌入式测试芯片设计思路

对射频微波电路进行嵌入式测试设计应遵循两个原则，首先嵌入式测试电路的可靠性要高于被测电路的可靠性，在进行嵌入式测试电路设计时，需要用尽可能少的元器件和简单成熟的电路来实现嵌入式功能,以保障自身高可靠性，；其次嵌入式测试电路自身的故障不能影响射频微波电路的正常工作，因此功能电路与嵌入式测试电路的接口部分应尽量避免使用开关等控制方式，而使用耦合器等电路形式。以微波电路为例，射频微波电路嵌入式测试芯片在模块内部测试性设计结构如图3所示。

图3 射频微波电路嵌入式测试芯片测试性设计示意图

从图3中可以看出，微波电路模块主要由微波偏置背板单元和微波部件单元构成，微波偏置背板单元主要实现电源变换稳压、信号传输、状态信息采集处理与BIT控制等功能；微波部件单元主要实现放大、衰减、混频、分频、滤波等多个或一个特定功能。

微波电路模块嵌入式测试设计的主要思路是在微波部件需要信息获取与监测的位置预埋作为监测传感器的嵌入式测试芯片电路，主要监测微波电路的功率、频率及调制波形等参数指标。微波信号通过嵌入式测试芯片进行降频预处理，并转换成易测试的低频模拟信号传输到微波偏置背板单元。

微波偏置背板单元设计有模拟电路嵌入式测试芯片和嵌入式测试控制芯片，两种芯片将对转换后的模拟信号进行后续处理，如数据上传、故障指示、存储等；微波偏置背板单元中的电源及直流工作点信号也可以通过这两款芯片来进行状态监测及数据采集处理；嵌入式测试控制芯片主要实现微波电路模块的测试控制。

目前射频微波电路嵌入式测试芯片设计有三种型号，分别是：频率测试芯片，能够对射频信号的频率进行检测，其原理是将频率范围为DC-20GHz的待测信号通过一个可变分频器将射频信号频率变频到小于10MHz的信号，然后利用频率计得到该信号的频率，再通过运算可得到待测信号频率；功率检测芯片，工作频率范围为1MHz-4GHz，具有4通道射频功率信号转换成数字电压信号的数据采集与在线监测功能，原理是射频信号通过对数检波器检波，输出检波电压经A/D转换器采样、输出，达到功率检测的功能；功率及调制波形检测芯片，能够对频率范围在0.1GHz-20GHz内的射频信号的功率及调制波形进行监测，原理是将射频信号经过检波放大，通过端口输出射频信号对应的检波信号，然后对输出信号进行处理运算得到射频信号的功率及波形。

3 基于嵌入式测试专用芯片的测试性设计

3.1 硬件设计

基于数字、模拟、射频微波嵌入式测试芯片的测试性设计就是通过在数字、模拟、射频微波电路模块内增加几种类型的嵌入式测试芯片，测试芯片和嵌入式测试软件配合，能对电路进行测试和信息收集。基于嵌入式测试芯片的模块级测试性设计如图4所示。通过图4不但可看出几种芯片的内部构成，而且还可以看出其与功能电路的典型连接方式以及各芯片之间的连接关系。

图4左上角为数字电路嵌入式测试芯片，右上角为由符合IEEE 1149.1标准的JTAG器件组成的数字功能电路，目前几乎所有FPGA、DSP、PLD等大规模集成电路都带边界扫描接口。数字电路嵌入式测试芯片通过1149.1主控器单元定义的JTAG接口直接与功能电路连接。功能电路中各器件TAP控制信号按照IEEE 1149.1标准中规定的，TRST*、TMS和TCK信号并联，前一器件的TDO信号和后一器件的TDI信号依次串联成链，最后一个器件的TDO信号返回数字测试芯片的1149.1主控器。不具有边界扫描功能的数字器件根据其在电路中的连接和结构，可以进行相关的RAM测试和簇测试等。

图4中间部分为模拟电路嵌入式测试芯片和模拟功能电路，电路中的模拟节点信号通过信号预处理和信号检测通道直接与模拟电路嵌入式测试芯片连接，用于电压、频率、波形参数测试，并通过芯片内控制接口以串行数据形式输出到数字电路嵌入式测试芯片或者其它控制逻辑芯片。

图4最下面部分为射频微波电路嵌入式测试芯片及微波部件单元，在微波部件需要信息获取的位置预置微波嵌入式测试芯片，将微波信号转换成易检测的低频模拟信号并输出，经过信号预处理后输入模拟电路嵌入式测试芯片进行检测，通过信号检测通道及多路选择开关进入模拟嵌入式测试芯片，将低频模拟信号转换成数字信号，再进入数字电路嵌入式测试芯片或者其它控制逻辑芯片中，最终上传到上位机中，为射频微波电路的状态监测显示和故障定位等提供数据基础。

图4 基于嵌入式测试芯片的测试性设计示意图

3.2 软件设计

嵌入式测试信息获取软件平台按照分层结构采用模块化设计，自上而下由BIT接口层、BIT应用程序层、BIT驱动程序层、嵌入式操作系统层与硬件平台层共五个层次组成，分层结构示意图如图5所示。

硬件平台采用Motorola公司的PowerPC作为核心处理器。外围设备主要有存储器等，用于存放用户程序、Linux内核、启动代码等，此外还有功能总线接口、RS232串口以及JTAG接口等。

图5 嵌入式测试软件分层结构示意图

嵌入式操作系统介于硬件和应用程序之间，完成对硬件的控制和操作，管理实时应用程序并负责任务调度。嵌入式操作系统层包括定制的Linux操作系统内核、引导加载程序Bootloader以及文件系统。

驱动程序包括面向测试的测试资源驱动程序和定制的外设驱动程序。由于在Linux中所有的设备驱动可以被静态连接和动态加载，为提高CPU的利用效率，外设驱动程序采用静态连接，测试资源驱动程序根据执行状态进行动态加载。

应用程序层包括BIT程序集和系统管理软件、升级维护软件、内部自检软件、信息处理软件与信息查询软件等。BIT程序集包括周期嵌入式测试程序、上电嵌入式测试程序、启动嵌入式测试程序。

BIT接口层主要是操作总控软件，负责与上位机进行通信，接受来自人机交互的消息命令并进行实时解析处理，按照工作流程启动各个应用程序。

4 基于嵌入式测试专用芯片的测试验证

本文将中国电子科技集团公司研制的矢量网络分析仪中数字信号处理模块与倍频稳幅放大模块作为验证对象对基于专用芯片的电路嵌入式测试信息获取技术进行了验证，所选验证模块复杂程度高、技术难度大，通过在验证模块上设计嵌入式测试芯片，结合软件平台及开发的测试诊断程序，比较全面地验证了模块测试信息获取、传输、融合、诊断以及结果显示等难题。验证平台如图6所示。

图6 嵌入式测试验证平台

验证平台中某一验证测试界面如图7所示。

通过试验验证结果分析，在矢量网络分析仪数字信号处理模块与倍频稳幅放大模块中进行的嵌入式测试效果很好，通过测试界面能够清楚得了解到各个测试节点的实时运行状态，故障发生时可实现实时报警，显示数据与现场实测的数据完全一致。此外，通过软件平台还可以对测试结果进行数据浏览、数据查询、趋势图分析等，从而进一步分析测试信息，帮助得到诊断结果，如图8所示，证明通过对电路模块进行嵌入式测试芯片设计实现嵌入式测试信息获取是完全可行的。