基于FPGA的光纤纵差保护同步接口设计

马泽伟，吴嘉龙，李 坤

(西安电子科技大学电子工程学院，陕西西安 710071)

继电保护是电力系统安全稳定运行的重要保障，而光纤通信技术的发展使得光纤在继电保护中得到了广泛应用，以光纤为媒质的电流纵差保护因有其他保护形式无法比拟的优点正受到越来越多的关注和应用。光纤纵差保护中，两侧装置如何可靠、准确地同步是设计的重点，因此光纤纵差保护中同步接口的设计较为关键［1］。另外，如何改善通信的可靠性也是研究的重点问题。当保护装置直连时，须配置光纤数字同步接口;当保护装置通过PCM交换机或PDH/SDH设备进行远距离传输数据时，必须提供符合 ITU－T G.703 的同向 64 kbit·s－1接口器或 2.048 Mbit·s－1接口器，这两种接口也是数字同步接口，一般在与主保护装置配套的光端机中实现。

传统的保护同步接口电路设计是采用许多相关的芯片堆砌电路，这不但降低了通信的可靠性，同时也难以灵活满足保护系统的要求。而灵活运用大规模可编程逻辑技术，设计出完善的符合要求的专用电路，不但大幅改善了通信性能，且使得整个同步接口系统通信可靠、灵活、维护方便［4］。

1 光纤纵差保护系统构成和通信方式

1.1 光纤纵差保护的系统构成

光纤纵差保护的基本原理是通过交换线路两侧的模拟量，比较两侧电流方向或大小来判断被保护线路上是否发生了短路，以决定保护是否动作。其理论基础是基尔霍夫电流定律，对于电力系统高压、超高压输电线路保护来说，其具有良好的“天然”选相能力和良好的网络拓扑适应能力，对于提高电力系统的安全稳定性和输电供电的灵活性，具有重要意义。图1是两端光纤电流纵差保护装置构成线路保护的典型示意图。

图1 光纤电流纵差保护系统构成

1.2 光纤纵差保护的通信方式

当被保护的高压线路距离较短时，直接在两个站点的核心或汇聚设备之间连接两根光纤，如图2所示，两端光纤纵差保护装置的数字同步接口采用专用光纤直接连接。

图2 专用光纤方式连接

当被保护的高压线路距离较长时，两端光纤纵差保护装置必须通过复接设备交换数据，如图3所示。由于直接用光纤传输损耗过大，所以保护装置两侧增加光端机和数字复接设备。其中光端机将电信号转换成光信号进行远距离传输，数字复接技术提高了传输速率，扩大了传输容量，进而提高了传输效率。

图3 数字复接方式连接

2 硬件实现方案

光纤纵差保护装置无论是采用专用方式连接还是复用方式连接，都涉及到两端装置同步以及通信可靠的问题，因此同步接口是光纤纵差保护中的重要组成部分。在进行同步接口设计时，未采用传统的芯片堆砌方法，而是采用大规模现场可编程阵列芯片，与同步通信和传输有关的逻辑则在FPGA内部实现。

2.1 通信板硬件实现

保护装置中的同步接口放在数字同步接口板中实现，SCC(串行通信控制器)与CPU进行数据交互，其余工作由FPGA完成。考虑通道冗余和“T”型线路，保护装置设计了A和B两个通道，虽可用一片FPGA来完成两个通道的所有设计，由于电力系统中保护的重要性，设计为每个通道用一片FPGA。另外，SCC的工作也可放在FPGA内部实现，但这样大幅增加了FPGA的工作量，人为地延长了开发周期，硬件方案如图4所示。

图4 通信板结构框图

2.2 光端机硬件实现

当保护装置复接方式连接时，符合ITU－T G.703的同向64 kbit·s－1接口和E1接口在配套的光端机中实现。光端机采用一片FPGA实现全部软件功能，光端机硬件结构如图5所示。

图5 光端机结构框图

2.3 FPGA选择

在Quartus II 9.0下对各模块进行如码型变换、数字锁相环、FIFO、串并变换、码速调整等编程仿真后统计所需硬件资源，并考虑各环节帧失步、误码告警、误码纠错、信号中断、帧校验等扩展功能，另外，考虑和复接设备进行E1通讯有必要做好成帧和非成帧两种方式。另外，为升级需要，FPGA还预留了附加信息接口。选择Altera公司的Cyclone II系列EP2C5Q208C8芯片，配置芯片采用 EPCS1。FPGA的资源如表1所示。

表1 FPGA资源

如表1所示，此芯片提供了丰富的资源，能充分满足软件设计和系统升级的需要，RAM块能方便足够宽度和深度的FIFO单元设计，PLLs单元能为整个逻辑提供可靠精确的时钟树，满足系统的时序逻辑设计。I/O管脚还能输入输出各种差分电平，增强了信号的抗干扰能力。

3 软件实现方案

3.1 同步接口板实现逻辑

保护装置中的同步接口实现原理如图6所示。通信控制器送来的保护数据连同附加信息一起传送到线路对端。因为附加信息的速率与保护数据速率不同，所以要插入适当比特，然后进入编码模块变成适合在光纤中传输的码流，经光模块发送到光纤中，这里光纤信道码型采用CMI码。接收时，信号分成两路，一路送数字锁相环模块，恢复出系统所需的各个时钟;另一路进入信道解码模块，然后经串并变换模块进行数据分流，得出保护数据送给通信控制器。时钟选择模块根据保护装置工作在专用方式还是复接方式，来选择发送时钟是内时钟还是外时钟。同步接口板B通道软件方案和A通道相同。

图6 通信板实现逻辑

3.2 光端机实现逻辑

为适应变电站现场的情况，设计的光端机可提供1路E1接口和多路64 kbit·s－1接口。两种接口可任意选择，64 kbit·s－1接口也可任意组合，配置灵活。另外，光端机对外还提供各种中断、失步和告警等信息。从图7可看出，同步接口板FPGA的一些软件模块可以在光端机内部直接得到复用。

图7 光端机实现逻辑

4 部分模块仿真

软件采用Verilog HDL语言编写，Verilog HDL是由Gateway Design Automation公司于20世纪80年代开发，并于1987年成为IEEE的一种标准语言［3］。使用Verilog HDL处理的内部逻辑能方便地修改、移植、升级，从而适应光纤纵差保护中的特殊需要。另外，通信板同步接口中的一些软件模块也可在光端机中直接得到复用，无需再进行测试。更重要的是，Verilog HDL编写的数字锁相环的各个参数能方便修改，既能提高时钟跟踪速度，又能提高同步精度，这对于整个链路的同步非常重要。

4.1 CMI编码模块

常见的线路码型有mBnB码、mB1P码、mB1C码、CMI码和DMI码、扰码、Biphase码和DM码，光纤线路码的性能体现在线路速率、功率谱、误码增殖系数、误码监测、码字再同步时间、传输附加信息的可能性、比特序列独立性(BSI)、系统的复杂性等9个方面。综合考虑，采用CMI码作为光纤线路传输码。其变换规则为:“0”码变换为“01”码，“1”码变换为交替的“00”和“11”码。相应仿真时序如图8所示，为观察对比方便，部分输出波形向前挪移了几个周期。

nrz:in std_logic;－－输入NRZ码流数据

clkin2:in std_logic;－－用于CMI编码的时钟

cmicodeo:out std_logic－－编码后的数据

图8 CMI编码模块仿真

4.2 HDB3编解码模块

ITU－T G.703规定E1接口信道编码采用HDB3码。HDB3码是AMI码的改进型，主要是为了防止电路出现长时间无脉冲状态。编码分为3步:插“V”码，插“B”码和统一极性变换。相应的仿真时序如图9所示。

add_v:process(clk2m，reset)－ －插“V”码

add_b:process(clk2m)－ －插“B”码

output:process(clk2m)－－极性变换

图9 HDB3编码模块仿真

HDB3解码比较简单，当遇到两个非零值同极性时就检出了“V”码，然后将前3个数据清零即可。仿真时序如图10所示。

图10 HDB3解码模块仿真

4.3 数字锁相环模块

数字锁相环由3个模块组成，即数字鉴相器(DPD)、数字环路滤波器(DLF)和数字压控振荡器(DCO)组成。不同类型的模块构成不同类型的锁相环，这里采用超前滞后型锁相环(LL－DPLL)从数据码流中提取时钟，DPLL原理如图11所示。

图11 DPLL结构

由于从数据码流中提取时钟需要一个高倍的时钟源，采用Quartus II下自动生成的PLL IP核对晶振输入的时钟进行倍频，然后结合解码模块，如图12所示。BPDPLL为倍频模块，Div20PLL为时钟提取模块，cmitonrz为解码模块。实验测得数字锁相环的同步精度＜12 ns，同步建立时间约为2 ms。

图12 倍频+DPLL+CMI解码

5 装置测试

表2 测试设备

两台PCM可直接互连，也可通过E1口和SDH设备连接，如图13所示。两台SDH设备采用光纤连接，PCM和SDH设备厂商都提供自环测试功能。

图13 装置测试

(1)E1测试方案。1)先在M侧，将同步接口板设置成光纤自环方式，以检测保护设备是否工作正常。2)将M侧设置成近程COM2电自环工作方式，这样检测可区分出是其他通讯厂家设备或者通道的问题还是自身装置的问题。3)远程电自环方式，即将N侧的SDH设备进行自环，检测远程通道是否正常。4)将N侧的光端机进行自环，进一步检测通信设备和通信通道。5)在N侧进行同样的测试工作。6)用可变光衰减器改变光纤线路上的光功率，记录光功率值，并记录保护装置和光端机误码情况。7)模拟现场光接头可能接触不良或者没插好的情况，记录光功率和误码情况。8)用误码仪进行误码测试，并测试数据延时和时钟漂移、抖动等情况。

(2)64 kbit·s－1测试方案。测试方法和 E1测试类似。

按照测试方案得到的测试结果基本达到了设计要求，有待进一步优化。

6 结束语

以Cyclone II FPGA芯片为核心构造的光纤纵差保护同步接口有以下几个突出的优点:FPGA使整个同步接口硬件架构简洁、稳定，软件模块清晰、同步性能优越;利用同样的硬件平台实现E1接口和64 kbit·s－1接口，软硬件得到复用，产品测试和维护均方便;Verilog HDL作为IEEE的一种标准语言，其处理的 FPGA内部逻辑灵活，能适应光纤纵差保护中的特殊需要。FPGA内部由统一时序进行控制，在硬件保持不变的前提下，通过软件逻辑的不同组态，可实现不同的功能，软件升级方便;该设计和方案成功应用在光纤纵差保护装置中，实验证明通信稳定可靠，通道时延小。FPGA实现的同步接口使得保护光纤纵差保护中两端装置能严格同步、准确、可靠地进行数据信息交互。随着大规模可编程逻辑器件技术的发展，FPGA在光纤纵差保护中将得到更广泛的应用。

［1］张少凡.光纤在继电保护中的应用［J］.广东电力，2003，16(4):49－52.

［2］徐志军，徐光辉.CPLD/FPGA的开发与应用［M］.北京:电子工业出版社，2002.

［3］卢毅，赖杰.VHDL与数字电路设计［M］.北京:科学出版社，2001.

［4］唐成虹，付建明，刘宏君，等.光纤纵差保护装置中光纤数字接口的设计新方法［J］.电力系统自动化，2005，29(2):83－85.

［5］Altera Company.Cyclone II device handbook［M］.MA USA:Altera Company，2005.

［6］潘济猛，孙永先，申狄秋，等.智能变电站光纤纵差保护装置同步方案比较［J］.电力自动化设备，2010(9):101－104.

［7］张兆云，刘宏君，张润超.数字化变电站与传统变电站间光纤纵差保护研究［J］.电力系统保护与控制，2010(3):58 －60，66.

［8］冯宇虹.TSD610光纤纵差保护装置在电力系统的应用［J］.华东电力，2010(6):943－946.